JPS60236263A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、そのうち特に、高速バ
イポーラトランジスタの製造方法に関するものである。

従来例の構成とその問題点 バイポーラトランジスタにおいて、高速化をはかるため
には、ベース巾を狭く、且つ、ベース抵抗を低くする必
要がある。また、接合容量を低減する必要がある。しか
し、従来の製造方法では、ベース巾を狭く、且つ、ベー
ス抵抗を低く形成することは難しく、また、接合容量の
低減にも限度があり、バイポーラトランジスタの高速化
において重要な問題となっている。

以下、従来のＮＰＮ形バイポーラトランジスタの製造方
法について第１図を用いて説明する。

分離酸化膜（Ｓ　ｉＯ２膜）２及び表面５ｌｏ２膜３が
形成されたＮ形半導体基板（Ｓｉ基板）１上にホトレジ
ストパターン４を形成する。次に、ホトレジストパター
ン４をマスクにして、ボロンライオン注入し、グラフト
ベースとなる１拡散層５を形成する（第１図ａ）。

次に、ホトレジストパターン４を除去した後、ボロンを
イオン注入し、活性ベースとなるＰ−拡散層６を形成す
る（第１図ｂ）。

次に、ホトエツチング技術により、５１０２膜３にエミ
、り拡散窓７を形成する。その後、砒素をイオン注入し
、エミッタとなる１拡散層８を形成する（第１図Ｃ）。

次に、ホトエツチング技術により、ベースコンタクト窓
を形成した後、各Ａｌ電極パターン９を形成すれば、第
１図ｄの如き構造のＮＰＮ形バイポーラトランジスタが
得られる。

上記第１図ｄ［示すｘ−ｘ’断面領域の不純物濃度分布
を第２図に示す。第２図において、ＡはＷ拡散層８（エ
ミッタ）、Ｂ　ｉｉ：　ｐ−拡散層６（活性ベース）、
ＣはＮ形Ｓｉ基板１（コレクタ）の不純物濃度分布であ
る。

しかし、第１図に示すバイポーラトランジスタの製造方
法には次のような問題がある。

（１）Ｎ＋拡散層８と１拡散層６をマスク合せて位置合
せする必要がある。従−・て、Ｐ″　拡散層６の面積を
広くしなければならない。そのため、Ｎ＋拡散層８とＰ
＋拡散層６間のＰ−拡散層６によってベース抵抗が高く
なってし甘う。

しかも、１拡散層８とＰ＋拡散層５間のＰ−拡散層６の
ベース抵抗を低くするためにＰ−拡散層６の不純物濃度
を高くした場合、第２図に示すＰ−拡散層Ｂの拡散深さ
が深くなり、ベース巾が広くなってし甘う） （２）Ｎ＋拡散層８の側面ＫＰ−拡散層６が接している
ため、エミッタ・ベース間の逆耐圧が側面の接合により
決まり低くなる。しかも、側面の接合によって、エミ’
ｌり・ベース間の接合容量が生じる。

（３）Ｐ−拡散層６を形成した後、Ｎ＋拡散層８を形成
するため、Ｐ−拡散層６の拡散が進み、活性ベースの不
純物濃度が低下し、活性ベース抵抗が高くなり、ベース
巾も広くなる。

（４）Ｐ−拡散層６を形成した後、Ｎ＋拡散層８を形成
するので、第２図の如くＮ＋拡散層Ａ中ＫＰ−拡散層Ｂ
の不純物が高濃度に含まれる。

そのため、不純物コンペン七−ション効果でｈＦＥが低
下する。

以上のように、第１図に示す従来の製造方法で形成した
バイポーラトランジスタには多くの問題があり、これら
により高速化が困難であ−・だ。

発明の目的 本発明は、このような従来の問題に鑑み、こハらの問題
を解決した高速バイポーラトランジスタの製造方法を提
供することを目的とする。

発明の構成 本発明は、半導体基板にエミ、りとなる第１の拡散層を
形成する工程と、前記第１の拡散層下に活性ベースとな
る第２の拡散層を形成する工程と、前記半導体基板上に
酸化防止膜を形成するＴ二枚と、前記酸化防止膜上にパ
ターン形成マスクを形成酸する工程と、前記パターン形
成マスクをマスクにして前記酸化防止膜及び前記第１の
拡散層をエツチングする工程と、前記パターン形成マス
クをマスクにして前記半導体基板にグラフトベースとな
る第３の拡散層を形成する工程と、前記パターン形成マ
スクを除去する工程と、前記酸化防止膜をマスクにして
酸化膜を形成する工程とを備えていることを特徴とする
ものである。以下、本発明を実施例を用いて詳しく説明
する。

実施例の説明 （実施例１） 第３図に、本発明にかかるＮＰＮ形・くイボーラトラン
ジスタの第１の実施例を示す。

分離Ｓ　ｉＯ２膜１２が形成されたＮ形Ｓｉ基板１１に
イオン注入法で例えば砒素を注入し、エミッタとなる耐
拡散層１３を形成する。次に、イオン注入法で例えばボ
ロンを注入し、活性ベースとなるＰ−拡散層１４をＮ＋
拡散層１３下に形成する。

このトキ、ボロンのイオン注入の際、ボロンイオンの射
影飛程（Ｒｐ）がＮ＋拡散層１３の底面付近になるよう
なエネルギーで注入する。その後、酸化防止膜例えばＳ
ｉ３Ｎ４膜１５を形成する（第３図ａ）０ 次に、パターン形成マスク１６（例えば、ホトレジスト
膜などの樹脂膜あるいはＡ１膜など）を形成した後、３
１３Ｎ　４膜１６をエツチングするＯその後、パターン
形成マスク１６をマスクにして、Ｎ＋拡散層１３を選択
的Ｋ例えば弗酸と硝酸と酢酸からなる混合液を用いてエ
ツチングする（第３図ｂ）。このとき、Ｎ＋拡散層１３
をサイドエッチしても良い。

次に、パターン形成マスク１６をイオン注入マスクにし
て、グラフトベースとなるＰ＋拡散層１７をイオン注入
法で例えばボロンを注入して形成する（第３図Ｃ）。

次に、パターン形成マスク１６を除去した後、５１３Ｎ
４膜１６を酸化防止マスクにしてＳ　ｈ　Ｏ２膜１８を
形成する（第３図ｄ）。このときの酸化温度は、Ｎ＋拡
散層１３、Ｐ−拡散層１４及びＰ＋拡散層１７の拡散が
進まないように低温で例えば高圧酸化法を用いて行なう
と良い。

次Ｋ、ホトエツチング技術によりベースコンタクト窓を
形成した後、各電極・（ターフ１９を形成すれば、第３
図０の如き構造のＮＰＮ形・くイポーラトランジスタが
得られる。

上記第３図（ｅ）に示すＹ−Ｙ′断面領域の不純物濃度
分布を第４図に示す。第４図において、Ｄは耐拡散層１
３（エミッタ）、ＥはＰ−拡散１１４（活性ベース）、
ＦはＮ形Ｓｔ基板１１（コレクタ）の不純物濃度分布で
ある。

（実施例２） 次に１本発明ＫかかるＮＰＮ形バイポーラトランジスタ
の第２の実施例を第６図に示す。

第３図（、）から第３図（ｄ）と同様な製造方法により
第３図（ｄ）の如き構造を得る。

次に、５ｉ３１’Ｊ４膜１５を除去した後、Ｓｉ基板１
１上に半導体膜例えばＰｏ１ｙＳｉ膜２ｏを形成する。

その後、所望のホトレジストパターン２１を形成した後
、ホトレジストパターン２１をエツチングマスクにして
例えば異方性ドライエッチによりＰｏ１ｙＳｉ膜２０を
エツチングする（第５図ａ）。

次Ｋ、ホトレジストパターン２１を除去した後、Ｐｏ１
ｙＳｉ膜２ｏに例えばイオン注入法で砒素を注入し、Ｎ
＋　ドープドＰｏ１ｙＳｉ膜２０Ａを形成する（第５図
ｂ）。

次に、ホトエツチング技術によりベースコンタクト窓を
形成した後、各電極・２ターン１９を形成すれば、第６
図（Ｃ）の如き構造のＮＰＮ形・２イボーラトランジス
タが得られる。

（実施例３） 次に本発明にかかるＮＰＮ形ノ（イボーラトランジスタ
の第３の実施例を第６図に示すＯ第３図（ａ）から第３
図（ｄ）と同様な製造方法により第３図（ｄ）の如き構
造を得る。

次Ｋ、第５図（ａ）と同様な製造方法でホトレジストパ
ターン２１によりＰｏ１ｙＳｉ膜２０のノ（ターンを形
成する。その後、ホトレジスト・ζターン２１をマスク
にしてイオン注入法で例えばボロンをＹ４゛入し、グラ
フトベースとなるＰ＋１拡散層２２を形成する（第６図
８）。

次Ｋ、ホトレジストパターン２１を除去した後、Ｐｏ１
ｙＳｉ膜２０に例えばイオン注入法で砒素を注入し、Ｎ
＋ドープドＰｏ１ｙＳｉ膜２０Ａを形成１′る６゜その
後、ホトエツチング技術によりベースコンタクト窓を形
成した後、各電極・ζターフ１９を形成すれげ、第６図
［有］）の如き構造のＮＰＮ形バイポーラトランジスタ
が得られる。

（実施例４） 次に、本発明にかかるＮＰＮ形バイポーラトランジスタ
の第４の実施例を第７図に示す。

分離Ｓ　ＩＯ２膜３２が形成されたＮ形Ｓｉ基板３１に
イオン注入法で例えば砒素を注入し、エミ、りとなるＮ
＋拡散層３３を所望の領域に形成する。

次に、イオン注入法で例えばボロンを注入し、活性ベー
スとなるＰ−拡散層３４をＮ＋拡散層３３下に形成する
。このとき、ボロンのイオン注入の際・ボロンイオンの
射影飛程（Ｒｐ）がＮ＋拡散層３３の底面付近江なるよ
うなエネルギーで注入する。その後、酸化防止膜例えば
５１３Ｎ４膜３５を形成する（第７図ａ）。

次に、所望のパターン形成マスク３６（例えば、ホトレ
ジスト膜などの樹脂膜あるいはへ２膜など）を形成した
後、Ｓｉ３Ｎ４膜３５をエツチングする。

その後、パターン形成マスク３６をマスクにして、Ｎ＋
拡散層３３を選択的に例えば弗酸と硝酸と酢酸からなる
混合液を用いてエツチングする（第７図ｂ）。このとき
、Ｎ＋拡散層３３をサイドエッチしても良い。

次に、パターン形成マスク３６をイオンｆｆ人マスクに
して、第１のグラフトベースとなるＰ４拡散層３７をイ
オン注入法で例えばボロンを注入して形成する（第７図
Ｃ）。

次に、パターン形成マスク３６を除去した後、Ｓｉ３Ｎ
４膜３６を酸化防止マスクにしてＳ　１０２膜３８を形
成する（第７図ｄ）。このときの酸化温度は、Ｎ＋拡散
層３３、Ｐ−拡散層３４及びＰ４拡散層３７の拡散が進
まないように低温で例えば高圧酸化法を用いて行なうと
良い。

次に、Ｎ＋拡散層３３上に所望のホトレジストパターン
３９を形成する。その後、ホトレジス］・パターン３９
をマスクにしてイオン注入法で例えばボロンを注入し、
第２のグラフトベルストナルＰ＋＋拡散層４ｏを形成す
る（第７図ｅ）。

次に、５１３Ｎ４膜３５を除去した後、各電極パターン
４１を形成すれば、第７図（１）の如き構造のＮＰＮ形
バイポーラトランジスタが得られる。

（実施例６） 次に、本発明にかかるＮＰＮ形バイポーラトランジスタ
の第６の実施例を第８図に示す。

第７図（−）から第７図（ｄ）と同様な製造方法により
第７図（ｄ）の如き構造を得る。

次間、Ｓｉ３Ｎ４膜３６を除去した後、Ｓｉ基板３１上
に半導体膜例えばＰｏ１ｙ　Ｓ　ｉ膜４２を形成する。

その後、所望のホトレジストパターン４３を形成しｆｃ
後、ホトレジストパターン４３をエツチングマスクにし
て例えば異方性ドライエツチングによりＰｏ１ｙＳｊ膜
４２をエツチングする。その後、ホトレジストパターン
４３をマスクにしてイオン注入法で例えばボロンを注入
し、グラフトベースとなるＰ＋１拡散層４０を形成する
（第８図ａ）。

次に、ホトレジストパターン４３を除去した後、グラフ
トベース領域カバーマスクのホトレジストパターン４４
を形成する。その後、ホトレジストパターン４４をイオ
ン注入マスクにして、Ｐｏ１ｙＳｉ膜４２に例えば砒素
を注入し、Ｎ＋　ドープドＰｏ１ｙＳｉ膜４２Ａを形成
する（第８図ｂ）１、次に、ホトレジストパターン４４
を除去した後、各電極パターン４１を形成すれば、第８
図（ｃ）の如き構造のＮＰＮ形バイポーラトランジスタ
が？！Ｉられる。

以上の実施例では、ＮＰＮ形バイポーラトラ／ジスタを
用いて説明しだが、同様な方法でＰＮＰＮ式形ポーラト
ランジスタも形成することができる。また、Ｓｉ基板を
用いて説明したが、Ｓｉ基板中にコレクタとなる埋込拡
散層を形成した後、エピタキシャル層を形成し、エビタ
キ／ヤル層に同様な製造方法で形成しても良い。

丑だ、第２．第３及び第６の実施例では、ノンドープド
Ｐｏ１ｙＳｉ膜のパターンを形成した後、イオン注入で
砒素を注入してＮ＋　ドープドＰｏ１ｙＳｉ膜にしたが
、ノンドープドＰｏ１ｙＳｉ膜２ｏを形成後、イオン注
入で砒素を注入してＮ＋ドープドＰｏ１ｙＳｉ膜２ＯＡ
にし、その後、Ｎ＋ドープドＰｏ１ｙＳｉ膜２ｏＡのパ
ターンを形成しても良い。あるいＶ」、ＣＶＤ法でＮ＋
ドープドＰｏ１ｙＳｉ膜２ＯＡを形成しだ後、Ｎ＋ドー
プドＰｏ１ｙＳｉ膜２ＯＡのパターンを形成しても良い
。

発明の効果 以上の本発明によれば、次のような効果が得られる。

第１の実施例によれば、 （１）Ｎ＋拡散層１３の近傍に自己整合的にＰ＋拡散層
１了が形成されるため、Ｎ＋拡散層１３と戸拡散層１７
間のＰ−拡散層１４の巾が狭く形成できる。従って、ペ
ース抵抗となるＮ＋拡散層１３と戸拡散層１７間の抵抗
を低減することができる。

（２）Ｎ＋拡散層１３の側面にはＳ　１０２膜１８が形
成されているため、エミッタ・ベース間の逆耐圧はＮ＋
拡散層１３とＰ〜拡散層１４とで決捷るので高くなる。

また、エミ、り・ベース間の接合容量も低減できる。

（３）Ｎ＋拡散層１３を形成した後、Ｐ〜拡散層１４を
形成するため、イオン注入したボロンが活性化するため
の熱処理を施せば良いので、注入時の不純物濃度分布よ
り拡散が進むことがなく、ベース中を狭く形成すること
ができる。しかも、イオン注入の際、第４図の如くポロ
ンイオンの射影飛ａ（Ｒｐ）がＮ＋拡散層りの底面付近
になるようなエネルギーで注入するので、ベース抵抗を
低減することができる。

（４）第４図の如く、エミッタであるＮ＋拡散層り中に
含まれるＰ−拡散層Ｅの不純物が低減されるので、不純
物コンベンセーフｇン効果にょるｈＦＥ　の低下を低減
できる。

第２の実施例によれば、第１の実施例の効果の他に、Ｎ
＋ドープドＰｏ１ｙＳｉ膜２ＯＡを形成するため、 （５）電極１９のＰ−拡散層１４への突き抜けを防止す
ることができる。

（６）　エミッタ注入効率が高くなり、ｈＦＥ　を高く
することができる。

第３の実施例によれば、第２の実施例の効果の他に、ｐ
　＋　＋拡散層２２を形成するため、グラフトベース抵
抗をさらに低くするととができる。

（８）Ｐ−拡散層１４、Ｐ＋拡散層１７、Ｐ＋１拡散層
２２と順に拡散深さが深く階段状になるため、エツジへ
の電流の集中が緩和され、ベース・コレクタ間の逆耐圧
を高くする仁とができる。

第４の実施例によれば、第１の実施例と同様な効果の他
に、 （９）　Ｐ＋＋拡散層４０を形成するため、クラフトベ
ース抵抗がさらに低くすることができる。

００　Ｐ−拡散層３４、Ｐ＋拡散層３７、ｐ　＋　＋拡
散層４ｏと順に拡散深さが深く階段状になるため、エツ
ジへの電流の集中が緩和され、ベース・コレクタ間の逆
耐圧を高くすることができる。

ＯＩ）各コンタクトを自己整合的に形成することができ
る。

第６の実施例によれば、第４の実施例の効果の他に、Ｎ
＋ドープドＰｏ１ｙＳｉ膜４２Ａを形成するため、 （２）　電極４１のＰ′″拡散層３４への突き抜けを防
止することができる。

０３　エミッタ注入効率が高くなり、ｈＦＥ　を高くす
ることができる。

以上の如く、本発明はペース抵抗を低く、月つ、ベース
ｉ＋を狭く形成することができ、しかも、接合容量も低
減することができるため、バイポーラトランジスタの高
速化に大きく寄与するものである０

【図面の簡単な説明】

第１図（８）〜（ｄ）は従来のＮＰＮ形バイポーラトラ
ンジスタの製造工程断面図、第２図は第１図（ｄ＋のｘ
−ｘ’　断面領域の不純物濃度分布、第３図（ａ）〜（
ｅ）は本発明にかかる第１の実施例のＮＰＮ形バイポー
ラトランジスタの製造工程断面図、第４図は第３図（、
）のＹ　−Ｙ’　断面領域の不純物＃度分布、第５図（
ａ）〜（Ｃ）は本発明にかかる第２の実施例のＮＰＮ形
バイポーラトランジスタの製造工程断面図、第６図ば（
ａ）、−Ｉｌ（ｂ）は本発明にかかる第３の実施例のＮ
ＰＮ形バイポーラトランジスタの製造Ｔ稈断面図、第７
図（−）〜（ｆ）は本発明にかかる第４の実施例のＮＰ
Ｎ形バイポーラトラ／ジスタの製造丁程断面図、第８図
体）〜（Ｃ）は本発明にかかる第６の実施例のＮＰＮ形
バイポーラトランジスタの製造工程断面図である。 １１．３１・・・・・Ｓｉ基板、１２　、１８　、３２
　。 ３８・・・・・Ｓ　ｉＯ２膜、１４．３４・・・・・・
Ｐ−拡散層、１７．３７・・・・・・１拡散層、２２．
４０・・・・・ｐ＋＋拡散層、１３．３３・・・・・・
Ｎ＋拡散層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 Δ　６ 第３ 第２図 ９ＱＡ ７４１３／、５ 第３図 第４図 ：＃飯濯さ 第５図 ？ｌ 第６図 １ 第　７ＣＡ ３３３ｉ　）６ 第７図 ３デ

Claims (4)

【特許請求の範囲】
1. （１）半導体基板の一主面上にエミッタとなる第１の拡
   散層を所望の領域に形成する工程と、前記第１の拡散層
   下に活性ベースとなる第２の拡散層を形成する工程と、
   前記半導体基板上に酸化防止膜を形成する工程と、前記
   酸化防止膜上に所望のパターン形成マスクを形成する工
   程と、前記パターン形成マスクをマスクにして前記酸化
   防止膜及び前記第１の拡散層をエツチングする工程と、
   前記パターン形成マスクをマスクにして前記半導体基板
   にグラフトベースとなる第３の拡散層を形成する工程と
   、前記パターン形成マスクを除去する工程と、前記酸化
   防止膜をマスクにして酸化膜を形成する工程とを備えて
   いることを特徴とする半導体装置の製造方法。
2. （２）酸化防止膜をマスクにして酸化膜を形成した後、
   前記酸化防止膜を除去する工程と、前記半導体膜上に所
   望のホトレジストパターンを形成する工程と、前記ホト
   レジストパターンをマスクにして前記半導体膜を工、チ
   ングする工程とを備えていることを特徴とする特許請求
   の範囲第１項に記載の半導体装置の製造方法。
3. （３）　ホトレジストパターンをマスクにして半導体膜
   をエツチング後、前記ホトレジストパターンをマスクに
   してグラフトベースとなる第４の拡散層を形成する工程
   を備えていることを特徴とする特許請求の範囲第２項に
   記載の半導体装置の製造方法。
4. （４）酸化防止膜をマスクにして酸化膜を形成した後、
   半導体基板上に所望のホトレジストパターンを形成する
   工程と、前記ホトレジストパターンをマスクにしてグラ
   フトベースとなる第４の拡散層を形成する工程とを備え
   ていることを特徴とする特許請求の範囲第１項に記載の
   半導体装置の製造方法。