JPS60233965A - ノイズ混入防止回路 - Google Patents
ノイズ混入防止回路Info
- Publication number
- JPS60233965A JPS60233965A JP9044384A JP9044384A JPS60233965A JP S60233965 A JPS60233965 A JP S60233965A JP 9044384 A JP9044384 A JP 9044384A JP 9044384 A JP9044384 A JP 9044384A JP S60233965 A JPS60233965 A JP S60233965A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- circuit
- central controller
- control data
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は中央制御装置（以下にはＣＰＵと略記する）
よシフニーズロックドループ（以下にはＰＬＬと略記す
る）発振器に制御データを転送するパスラインを通して
、ＣＰＵ内部で発生するノイズがＰＬＬ発振器に混入し
て、発振出力のＣ／Ｎ ＝（低下するのを防止するのを
目的とする。
よシフニーズロックドループ（以下にはＰＬＬと略記す
る）発振器に制御データを転送するパスラインを通して
、ＣＰＵ内部で発生するノイズがＰＬＬ発振器に混入し
て、発振出力のＣ／Ｎ ＝（低下するのを防止するのを
目的とする。
最近の通信機の局部発振器にはＰＬＬ発振器を用いるこ
とが多く、またＰＬＬ発振器の周波数設定のための制御
データはＣＰＵによシ与えられる構成が極めて多いもの
である。このＣＰＵは多機能性であって、ＰＬＬ発振器
の制御データ以外にも幾多のプログラムを遂行するため
に間断なく動作を継続しておシ、これに伴うパルス波の
漏洩成分が該ＣＰＵとＰＬＬ発振器とを結ぶパスライン
を通してＰＬＬ回路に混入し、これが発振出力中のノイ
ズとなっていわゆるＣ／Ｎを低下させる現象があシ、こ
れを防止する手段としてＣＰＵとＰＬＬ回路を結ぶパス
ラインにノイズ成分をカットするに十分なロー・９ス形
のノイズフィルタをそう入することが行なわれている。
とが多く、またＰＬＬ発振器の周波数設定のための制御
データはＣＰＵによシ与えられる構成が極めて多いもの
である。このＣＰＵは多機能性であって、ＰＬＬ発振器
の制御データ以外にも幾多のプログラムを遂行するため
に間断なく動作を継続しておシ、これに伴うパルス波の
漏洩成分が該ＣＰＵとＰＬＬ発振器とを結ぶパスライン
を通してＰＬＬ回路に混入し、これが発振出力中のノイ
ズとなっていわゆるＣ／Ｎを低下させる現象があシ、こ
れを防止する手段としてＣＰＵとＰＬＬ回路を結ぶパス
ラインにノイズ成分をカットするに十分なロー・９ス形
のノイズフィルタをそう入することが行なわれている。
このノイズフィルタは通常第１図に示すように、囚）入
力側に直列の抵抗Ｒ−ｉたは（Ｂ）インダクタンスＬと
、出力側に並列のコンデンサＣとよ構成るＬ形うダー構
成のローフ４スフイルタであって、その−カットオフ周
波数が低いほど、あるいはＬＸＣあるいはＬＸＣで表わ
される時定数が大きいほど、ノイズの除去効果が大であ
る。ただし、その反面でパスラインのデータ伝達速度が
低下するという副作用を伴うので設計上の制約があシ、
使用目的に応じて定数を加減する必要があった・本発明
は特許請求の範囲第１項に記載し、第２図に基本回路を
示すように、ＣＰＵ、１よｆｉ ＰＬＩ、発振器２に制
御データを転送するパスライン１１・１２・１３・１４
にローパス形のノイズフイ・ルタ３Ａ・３Ｂ・３Ｃ・３
Ｄを設け、ＣＰＵＩの指令制御電圧１５によシ、制御デ
ータの転送時には該フィルタ３Ａ・３Ｂ３Ｃ・３Ｄの時
定数を短小化する゛ことを特徴とするノイズ混入防止回
路であって、ＣＰＨの出力ポートＰ１・Ｐ２・Ｐｓ・Ｐ
４ よシバスライン１１・１２・１３・１４とノイズフ
ィルタ３Ａ・３Ｂ・３Ｃ・３Ｄを通ってＰＬＬ発振器２
に制御データを転送するのは周波数設定時のみであって
、その他の運用時にはデータは送出されないから、ノイ
ズフィルタの時定数がどのように大きくても支障は無い
ものである。
力側に直列の抵抗Ｒ−ｉたは（Ｂ）インダクタンスＬと
、出力側に並列のコンデンサＣとよ構成るＬ形うダー構
成のローフ４スフイルタであって、その−カットオフ周
波数が低いほど、あるいはＬＸＣあるいはＬＸＣで表わ
される時定数が大きいほど、ノイズの除去効果が大であ
る。ただし、その反面でパスラインのデータ伝達速度が
低下するという副作用を伴うので設計上の制約があシ、
使用目的に応じて定数を加減する必要があった・本発明
は特許請求の範囲第１項に記載し、第２図に基本回路を
示すように、ＣＰＵ、１よｆｉ ＰＬＩ、発振器２に制
御データを転送するパスライン１１・１２・１３・１４
にローパス形のノイズフイ・ルタ３Ａ・３Ｂ・３Ｃ・３
Ｄを設け、ＣＰＵＩの指令制御電圧１５によシ、制御デ
ータの転送時には該フィルタ３Ａ・３Ｂ３Ｃ・３Ｄの時
定数を短小化する゛ことを特徴とするノイズ混入防止回
路であって、ＣＰＨの出力ポートＰ１・Ｐ２・Ｐｓ・Ｐ
４ よシバスライン１１・１２・１３・１４とノイズフ
ィルタ３Ａ・３Ｂ・３Ｃ・３Ｄを通ってＰＬＬ発振器２
に制御データを転送するのは周波数設定時のみであって
、その他の運用時にはデータは送出されないから、ノイ
ズフィルタの時定数がどのように大きくても支障は無い
ものである。
前記の時定数を変化するノイズフィルタとしては特許請
求の範囲第２項に開示されておシ、第３図に例示するよ
うに、ローフぐス形ノイズフィルタ３Ａ・３Ｂ・３Ｃ・
３ＤはＲＣまたはＬＣのＬ形うダー構成であシ、そのＣ
素子Ｃ１・Ｃ２・Ｃ３・Ｃ４はトランジスタＱ＊Ｑｚ・
Ｃ３・Ｃ４のコレクタＣ・エミッタＥ間内部抵抗を通し
て回路′ｆ：構成すると共に、該トランジスタのペース
Ｂ Ｋ ｃｐｔｒの指令制御電Ｗ１５′ｆ：加える構成
である特許請求の範囲第１項記載のノイズ混入防止回路
であって、ノイズフィルタ３Ａについて説明すれば、Ｌ
形うダー栴成のローパスフィルタの入力側直列抵抗Ｒ１
と出力側の並列コンデンサＣ！のうちＣ素子に直列にト
ランジスタＱ１のコレクタＣ・エミッタＥ間内部抵抗を
通して回路を構成し、そのペースＢには、’ＰＩ・Ｐ２
・Ｐｓ・Ｐ４ポートに制御データが送出される期間にの
みＣＰＵの化カポ−）Ｐｓに出力する指令制御電圧１５
を加えて、Ｑｌのｃ−Ｅ間導通をカットオフする。これ
によｎｃｌの容量分はほとんど０に近くなるため、時定
数Ｒ１ｘｃｌ も極めて小さくなる。従ってノイズ防止
効果を上げるため忙ノイズフィルタ３Ａの時定数を十分
に大きく取っても、データ転送時の時定数が小さくて伝
達速度が低下しないという本特許の目的の達成に適尚で
あるＯ 特許請求の範囲第３項および第４図に例示したのは、前
記ローパス形ノイズフィルタ３Ａ・３Ｂ・３Ｃ・３Ｄは
ＲＣのＬ形うダー構成のＲ素子に電界効果トランジスタ
（以下にはＦＩＴと略記する）のドレインＤ・ソースＳ
間内部抵抗を用い、そのグー トＧ Ｋ ＣＰＵの指令
制御電圧１５を加える構成である、特許請求の範囲第１
項記載のノイズ混入防止回路であって、ノイズフィルタ
３Ａ’について説明スれば、Ｌ形うダー構成のローパス
フィルタの入力側直列抵抗Ｒ、Ｋ’ＦＥＴ Ｆ １のＤ
−８間内部抵抗を用い、そのＧに、Ｐ！・Ｐ２・Ｐｓ・
Ｐ４ デートに制御データが送出される期間にのみＣＰ
Ｕの化カポ−）Ｐ５に出力する指令制御電圧１５を加え
て、Ｆ！のＤ−８間内部抵抗を減少し、ノイズフィルタ
３Ａ’の時定数を小さくして制御データの伝達速度を低
下させない効果がある。これを構成するＦＥＴのＤ−８
間内部抵抗とダート電位との関係を示す例として、ジャ
ンクション形ＦＥＴの特性例を第５図に示す。これによ
シ数デルトのゲート電位変化により、Ｄ−８間抵抗は３
桁以上の変化が得られることが明らがである。
求の範囲第２項に開示されておシ、第３図に例示するよ
うに、ローフぐス形ノイズフィルタ３Ａ・３Ｂ・３Ｃ・
３ＤはＲＣまたはＬＣのＬ形うダー構成であシ、そのＣ
素子Ｃ１・Ｃ２・Ｃ３・Ｃ４はトランジスタＱ＊Ｑｚ・
Ｃ３・Ｃ４のコレクタＣ・エミッタＥ間内部抵抗を通し
て回路′ｆ：構成すると共に、該トランジスタのペース
Ｂ Ｋ ｃｐｔｒの指令制御電Ｗ１５′ｆ：加える構成
である特許請求の範囲第１項記載のノイズ混入防止回路
であって、ノイズフィルタ３Ａについて説明すれば、Ｌ
形うダー栴成のローパスフィルタの入力側直列抵抗Ｒ１
と出力側の並列コンデンサＣ！のうちＣ素子に直列にト
ランジスタＱ１のコレクタＣ・エミッタＥ間内部抵抗を
通して回路を構成し、そのペースＢには、’ＰＩ・Ｐ２
・Ｐｓ・Ｐ４ポートに制御データが送出される期間にの
みＣＰＵの化カポ−）Ｐｓに出力する指令制御電圧１５
を加えて、Ｑｌのｃ−Ｅ間導通をカットオフする。これ
によｎｃｌの容量分はほとんど０に近くなるため、時定
数Ｒ１ｘｃｌ も極めて小さくなる。従ってノイズ防止
効果を上げるため忙ノイズフィルタ３Ａの時定数を十分
に大きく取っても、データ転送時の時定数が小さくて伝
達速度が低下しないという本特許の目的の達成に適尚で
あるＯ 特許請求の範囲第３項および第４図に例示したのは、前
記ローパス形ノイズフィルタ３Ａ・３Ｂ・３Ｃ・３Ｄは
ＲＣのＬ形うダー構成のＲ素子に電界効果トランジスタ
（以下にはＦＩＴと略記する）のドレインＤ・ソースＳ
間内部抵抗を用い、そのグー トＧ Ｋ ＣＰＵの指令
制御電圧１５を加える構成である、特許請求の範囲第１
項記載のノイズ混入防止回路であって、ノイズフィルタ
３Ａ’について説明スれば、Ｌ形うダー構成のローパス
フィルタの入力側直列抵抗Ｒ、Ｋ’ＦＥＴ Ｆ １のＤ
−８間内部抵抗を用い、そのＧに、Ｐ！・Ｐ２・Ｐｓ・
Ｐ４ デートに制御データが送出される期間にのみＣＰ
Ｕの化カポ−）Ｐ５に出力する指令制御電圧１５を加え
て、Ｆ！のＤ−８間内部抵抗を減少し、ノイズフィルタ
３Ａ’の時定数を小さくして制御データの伝達速度を低
下させない効果がある。これを構成するＦＥＴのＤ−８
間内部抵抗とダート電位との関係を示す例として、ジャ
ンクション形ＦＥＴの特性例を第５図に示す。これによ
シ数デルトのゲート電位変化により、Ｄ−８間抵抗は３
桁以上の変化が得られることが明らがである。
第１図はノイズフィルタを構成するロー・ぞスフィルタ
回路、第２図は本発明の基本構成図、第３図は本発明く
適用するノイズフィルタ回路例、第４図は本発明に適用
する他のノイズフィルタ回路例、第５図はＦＥＴのｆ−
）電位に対するＤ−８間抵抗、値の図表である。 １・・・ＣＰＵ、２・・・ＰＬＬ発振回路、３Ａ・３Ｂ
・３Ｃ・３Ｄ・３Ａ’・３Ｂ’・３Ｃ’・３Ｄ’・・・
ノイズフィルタ、Ｑｌ ・Ｑｌ・Ｑ３・Ｑ４・・・トラ
ンジスタ、Ｆｌ・Ｆ２・Ｆ３・Ｆ４ ・・・ＦＥＴ 特許出願人 八重洲無線株式会社 第１図 第２図 第 ３°図 第４図
回路、第２図は本発明の基本構成図、第３図は本発明く
適用するノイズフィルタ回路例、第４図は本発明に適用
する他のノイズフィルタ回路例、第５図はＦＥＴのｆ−
）電位に対するＤ−８間抵抗、値の図表である。 １・・・ＣＰＵ、２・・・ＰＬＬ発振回路、３Ａ・３Ｂ
・３Ｃ・３Ｄ・３Ａ’・３Ｂ’・３Ｃ’・３Ｄ’・・・
ノイズフィルタ、Ｑｌ ・Ｑｌ・Ｑ３・Ｑ４・・・トラ
ンジスタ、Ｆｌ・Ｆ２・Ｆ３・Ｆ４ ・・・ＦＥＴ 特許出願人 八重洲無線株式会社 第１図 第２図 第 ３°図 第４図
Claims (3)
- （１） 中央制御装置よシフニーズロックドループ発振
器に制御データを転送するパスラインにローｔ４ス形の
ノイズフィルタを設け、中央制御装置の指令制御電圧に
よシ、制御データの転送時には該フィルタの時定数を短
小化することを特徴とするノイズ混入防止回路。 - （２）前記ローパス形ノイズフィルタはＲＣまたはＬＣ
のＬ形うダー構成であシ、そのＣ素子はトランジスタの
コレクタ・エミッタ間内部抵抗を通して回路を構成する
と共に、該トランジスタのペースに中央制御装置の指令
制御電圧を加える構成である、特許請求の範囲第１項記
載のノイズ混入防止回路。 - （３） 前記ロー／４’ス形ノイズフイルタはＲＣＯＬ
形ラダー構成のＲ素子に電界効果トランジスタのドレイ
ン・ソース間内部抵抗管用い、そのｆ−）に中央制御装
置の指令制御電圧を加える構成である、特許請求の範囲
第１項記載のノイズ混入防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044384A JPS60233965A (ja) | 1984-05-07 | 1984-05-07 | ノイズ混入防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044384A JPS60233965A (ja) | 1984-05-07 | 1984-05-07 | ノイズ混入防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60233965A true JPS60233965A (ja) | 1985-11-20 |
| JPH0548651B2 JPH0548651B2 (ja) | 1993-07-22 |
Family
ID=13998759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9044384A Granted JPS60233965A (ja) | 1984-05-07 | 1984-05-07 | ノイズ混入防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60233965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254029A2 (de) * | 1986-06-20 | 1988-01-27 | MAN Gutehoffnungshütte Aktiengesellschaft | Verfahren zum Filtern eines verrauschten Signals |
| JPS63136864A (ja) * | 1986-11-17 | 1988-06-09 | アメリカン テレフォン アンド テレグラフ カムパニー | 音声・データ伝送方法およびその装置 |
| JP2003505943A (ja) * | 1999-07-15 | 2003-02-12 | トムソン ライセンシング ソシエテ アノニム | テレビジョン受像機においてバス（母線）ノイズをチューナから分離する方法および装置 |
| US7847866B2 (en) | 2002-01-11 | 2010-12-07 | Thomson Licensing | Method and apparatus for isolating IIC bus noise from a tuner in a television receiver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5238896U (ja) * | 1975-09-12 | 1977-03-18 |
-
1984
- 1984-05-07 JP JP9044384A patent/JPS60233965A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5238896U (ja) * | 1975-09-12 | 1977-03-18 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254029A2 (de) * | 1986-06-20 | 1988-01-27 | MAN Gutehoffnungshütte Aktiengesellschaft | Verfahren zum Filtern eines verrauschten Signals |
| JPS63136864A (ja) * | 1986-11-17 | 1988-06-09 | アメリカン テレフォン アンド テレグラフ カムパニー | 音声・データ伝送方法およびその装置 |
| JPH0553425B2 (ja) * | 1986-11-17 | 1993-08-10 | American Telephone & Telegraph | |
| JP2003505943A (ja) * | 1999-07-15 | 2003-02-12 | トムソン ライセンシング ソシエテ アノニム | テレビジョン受像機においてバス（母線）ノイズをチューナから分離する方法および装置 |
| JP4695800B2 (ja) * | 1999-07-15 | 2011-06-08 | トムソン ライセンシング | テレビジョン受像機においてバス（母線）ノイズをチューナから分離する方法および装置 |
| US7847866B2 (en) | 2002-01-11 | 2010-12-07 | Thomson Licensing | Method and apparatus for isolating IIC bus noise from a tuner in a television receiver |
| US8525931B2 (en) | 2002-01-11 | 2013-09-03 | Thomson Licensing | Method and apparatus for isolating IIC bus noise from a tuner in a television receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548651B2 (ja) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008635A (en) | Phase-lock-loop lock indicator circuit | |
| EP0523854B1 (en) | Voltage controlled oscillator | |
| JP3919247B2 (ja) | 高周波数ｐｌｌ回路 | |
| JP2000512087A (ja) | Ｃｍｏｓマイクロ波多位相電圧制御発振器 | |
| US5602512A (en) | Comparator of phase between a digital signal and a clock signal, and corresponding phase locked loop | |
| KR100499960B1 (ko) | 위상 동기 루프의 챠지 펌프 회로 | |
| JPS60233965A (ja) | ノイズ混入防止回路 | |
| US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
| US5185584A (en) | Phase locked loop (PLL) circuit having enhanced frequency selection range | |
| KR20040039473A (ko) | 듀얼 스티어링된 주파수 합성 장치 | |
| US4975662A (en) | Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range | |
| EP0452452B1 (en) | Loop filter for a frequency synthesizer | |
| EP1821403A1 (en) | Phase frequency detector with a novel D flip flop | |
| KR101982434B1 (ko) | 커플링을 이용하는 전압 제어 발진 장치 및 이를 포함하는 위상 고정 루프 | |
| JPS63136714A (ja) | 半導体集積回路 | |
| KR0117363Y1 (ko) | 주파수 합성기의 록킹시간단축회로 | |
| DE10021370B4 (de) | Durchführungsladungspumpenschaltung mit niedrigem Frequenztakt | |
| KR200331877Y1 (ko) | 위상동기루프회로 | |
| DE60027681T2 (de) | Oszillator | |
| JPS6054523A (ja) | フエ−ズロツクル−プ回路 | |
| Cubiotti et al. | A new approach to the existence of zeros for nonlinear operators | |
| US3045191A (en) | Transistor phase shift oscillators | |
| JP2546478B2 (ja) | マイクロ波発振器 | |
| Enpuku et al. | Resonant characteristics of high T/sub c/DC SQUID caused by large dielectric constant of SrTiO/sub 3 | |
| JP3080999B2 (ja) | 化合物半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |