JPS60233692A - Computer data display system - Google Patents
Computer data display systemInfo
- Publication number
- JPS60233692A JPS60233692A JP9036484A JP9036484A JPS60233692A JP S60233692 A JPS60233692 A JP S60233692A JP 9036484 A JP9036484 A JP 9036484A JP 9036484 A JP9036484 A JP 9036484A JP S60233692 A JPS60233692 A JP S60233692A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- display device
- computer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は計算機データを表示する表示装置の点滅形態を
計算機側から制御できる計算機データの表示方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Technical field to which the invention pertains) The present invention relates to a computer data display method that allows the computer side to control the blinking mode of a display device that displays computer data.
（従来技術とその問題点）
第１図は従来の計算機データ表示方式の概略を示スフロ
ック図である。図において、マイコン回路からなる計算
機１と、これにデータバス６およびコントロールパス７
を介して連結されたｉ５ボート群２とでたとえばｎ桁、
Ｎ列の表示器群５に表示する内容の計算機データを送受
し、中間に点滅態様をコード化（点灯、消灯９点滅等）
するＡＭＤゲート群３および発振器４を設け、表示駆動
ライン１０を介して表示器群５のＮ列ある表示器列にそ
れぞれ異なる種類の計算機データを表示するよう構成さ
れている。このように構成された従来の表示方式におい
ては、ｉ５ボート群２の出力のたとえば半分は計算機デ
ータの表示データライン９に、残りの半分は表示制御ラ
イン８に割り振られ、またＡＮＤＮ−ゲート群ｉ５ボー
ト群２の出力と表示器の点滅周期を制御する発振器４の
出力との間に論理条件を設定することにより測定データ
の点滅態様をコード化し、表示器群５の各列、各桁一つ
一つの表示器を制御する必要がある。(Prior art and its problems) FIG. 1 is a block diagram showing an outline of a conventional computer data display method. In the figure, a computer 1 consisting of a microcomputer circuit, a data bus 6 and a control path 7 are connected to it.
For example, with i5 boat group 2 connected via
Sends and receives computer data of the content to be displayed on the display group 5 in column N, and codes the blinking mode in the middle (lights on, lights off 9 blinks, etc.)
An AMD gate group 3 and an oscillator 4 are provided, and different types of computer data are displayed on each of the N display columns of the display group 5 via a display drive line 10. In the conventional display system configured in this manner, for example, half of the output of the i5 port group 2 is allocated to the display data line 9 of computer data, the remaining half is allocated to the display control line 8, and the output of the ANDN gate group i5 By setting a logical condition between the output of the boat group 2 and the output of the oscillator 4 that controls the blinking period of the display, the blinking mode of the measurement data is coded, and one code is generated for each column and digit of the display group 5. It is necessary to control one display.
ところが、マイクロプロセッサなど表示すべき計算機デ
ータの種類や数が多様化してきた装置においては、計算
機データを表示する表示器群の数が増すとともに表示形
態も多様化し、ｉ５ボート群２やＡＮＤＮ−ゲート群種
、多量に用意しなければならないという問題がある。そ
の結果、従来の駆動装置は製品コストが割高になり、ま
た保守点検においても作業員が増加するという欠点があ
る。However, in devices such as microprocessors where the type and number of computer data to be displayed has diversified, the number of display groups that display computer data has increased and the display formats have also diversified. There is a problem in that a large number of group species must be prepared. As a result, the conventional drive device has disadvantages in that the product cost is relatively high and the number of workers required for maintenance and inspection increases.
（発明の目的）
本発明は前述の状況に鑑みてなされたもので、複数の単
位表示器からなる１組の表示装置に、複数の計算機デー
タを経時的に弁別可能に表示できる計算機データ表示方
式を提供することを目的とする。(Object of the Invention) The present invention has been made in view of the above-mentioned situation, and is a computer data display method that can display a plurality of computer data in a distinguishable manner over time on a set of display devices consisting of a plurality of unit displays. The purpose is to provide
（発明の要点）
本発明のデータ表示方式は、複数個の単位表示器を含む
一組の表示装置に計算機から与えられる表示データ組と
しての表示内容を表示器ごとに指定可能な点滅態様の複
数組の繰返し表示データ組とし、この繰返し表示データ
組を経時的に順次表水装置に入力して少なくとも一部の
表示器の点滅態様が連続点灯１点滅、減光、無表示のい
ずれの状態にあるかを肉眼で検知できるよう点滅態様を
制御することにより一組の表示装置に複数の引算機デー
タを判別可能に表示させるようにしたものである。具体
的には、各表示器に表示させるべき表示内容データを該
表示器を表わすアドレスごとに記憶する書込み読出し可
能な表示データ記憶手段に全表示器に対する表示データ
の組の複数組を格納させ、前記各表示器を表わす表示器
アドレスと前記複数組の表示内容データの組番号を表わ
す表示データ組アドレスとを経時的に発生するアドレス
発生手段からのアドレス信号により前記表示データ記憶
手段から表示内容データを表示器ごとデータ記憶手段か
ら読み出された表示内容データを各表示器に順次表示さ
せるようにし、かつ前記複数の表示内容データ組内の各
表示器に対する表示内容データを組ごとに点滅態様を変
えて指定することにより、一つの計算機データの点滅形
態を連続点灯１点滅、減光、無表示のいずれかに変えう
るようにしたものである。(Summary of the Invention) The data display method of the present invention provides a plurality of blinking modes in which display contents as a set of display data given from a computer to a set of display devices including a plurality of unit displays can be specified for each display device. This repeated display data set is sequentially input to the surface water device over time, and the blinking mode of at least some of the indicators is set to one of continuous lighting, one blink, dimming, or no display. By controlling the blinking mode so that the existence of the subtraction machine data can be detected with the naked eye, a plurality of subtraction machine data can be displayed on a set of display devices in a distinguishable manner. Specifically, a plurality of sets of display data for all display devices are stored in a writable and readable display data storage means that stores display content data to be displayed on each display device for each address representing the display device; The display content data is stored from the display data storage means in response to an address signal from the address generation means that sequentially generates a display device address representing each of the display devices and a display data set address representing the set number of the plurality of sets of display content data. The display content data read out from the data storage means for each display unit is displayed in sequence on each display unit, and the display content data for each display unit in the plurality of display content data sets is controlled in a blinking manner for each set. By changing and specifying, the blinking form of one piece of computer data can be changed to continuous lighting, one blink, dimming, or no display.
（発明の実施例） 以下本発明を実施例に基づいて説明する。(Example of the invention) The present invention will be explained below based on examples.
第２［１（ＲＯないしＲ４）は本発明の実施例における
表示装置の表示態様を経時的に示す説明図である。図に
おいて、表示装置１１は、７セグメント、８ビツト構成
の単位表示器７個からなるディジタル表示部■、■、■
−−−−■と、最上位８桁目の８ビット分をたとえば７
個の発光素子（（イ）。2nd [1 (RO to R4) is an explanatory diagram showing over time the display mode of the display device in the embodiment of the present invention. In the figure, the display device 11 is a digital display unit consisting of seven unit displays with a 7-segment, 8-bit configuration.
-----■ and the 8 bits of the 8th most significant digit, for example, 7
light-emitting elements ((a).
（ロ）、（ハ）、（ニ）、（ホ）、（へ）、（）））か
らなる １ビツト構成の点滅表示部■としたもので、デ
ィジタル表示部には計算器データをディジタル表示する
とともに、点滅表示部■の点滅態様を所定の周期７時間
ごとに図のＲ１） 、 Ｒ２） 、 Ｒ３） 、 Ｒ４
）のように順に変化させることにより、連続点灯２点滅
。(b), (c), (d), (e), (f), ()))) is a 1-bit blinking display section.The digital display section displays the calculator data digitally. At the same time, the blinking mode of the blinking display section (■) is changed to R1), R2), R3), and R4 in the figure at a predetermined period of 7 hours.
), the light will turn on continuously and blink twice.
減光、無点灯の四つの点滅態様のいずれかを選択できる
ようにしたものである。図の場合、ディジタル表示部は
経時変化Ｒ１，、Ｒ２，Ｒ３，Ｆ、４等においていずれ
も８８８８８という５桁の数値を連続表示しているが、
点滅表示部８においては発光素子（イ）のみがＲ１，Ｒ
３時点で点灯（○印）、Ｒ２，１４時点で無点灯（■印
）、（ロ）〜（ト）はすべて無点灯となっており、発光
素子（イ）が所定の周期で点滅してディジタル表示部の
表示データが何を意味するかを類別表示するよう構成さ
れている。It is possible to select one of four blinking modes: dimming and no lighting. In the case of the figure, the digital display section continuously displays a five-digit numerical value of 88888 for the aging changes R1, R2, R3, F, 4, etc.
In the flashing display section 8, only the light emitting element (a) is R1, R.
Lights up at time 3 (○ mark), no lights at time R2 and 14 (■ mark), all of (b) to (g) are off, and the light-emitting element (a) blinks at a predetermined period. It is configured to display the meaning of the display data on the digital display section by category.
第３図は本発明の計算機データ表示方式の回路構成を示
すブロック図で、第２図のように構成された表示装置へ
の適用例を示したものである９図において１２は計算機
で、（ＩＰＵで演算されたとえばＲＡＭ等に書き込まれ
た計算機データは、ＯＰＵからの指示でコード化された
書込み、読み出し指令信号を発するラッチ１４の出力書
込み指令信号により、計算機１２の内部バス１３上に出
力され、表示内容データはバッファ１６およびデータバ
ス１５’Ａを介して、アドレス信号はバッファ１７およ
びアドレスバス１５Ｂを介して、それぞれ表示用メモリ
（表示データ記憶手段）１５に格納される。表示用メ
モリ１５に格納される表示内容データの詳細については
後述するが、第２図における表示器■〜０に対応する８
ビツト×８バイト（またはワード）からなる表示データ
組複数組（Ｒ組）によって構築される。表示用メモリ１
５に格納された表示内容データの読み出しと表示装置１
１への転送は、計算機データの表示用メモリへの書込み
終了をＱｐＵが検出してラッチ１４を介して出力される
読み出し指令信号を受けて表示器（バイト）アドレスお
よび組アドレス信号を発生するアドレス発生手段２０と
、表示器アドレスの発生に同期して表示器を順次切換え
る表示器切換手段２１とによって行われる。すなわち、
アドレス発生手段２０は、表示器アドレスの発生期間を
規制するクロックパルスを発生する発振器１８と、この
クロックパルス５１をカウントして表示器アドレスおよ
び組アドレスを発生するカウンタ１９とからなり、カウ
ンタ１８の下位３桁は表示器アドレス部として８個の表
示器■〜■に対応した２進数信号５２．５’３．５４を
発生し、上位５桁は組アドレス部としてたとえば２１′
＝３２個の２進数信号からなる組アドレス信号５５〜５
９を発生する。FIG. 3 is a block diagram showing the circuit configuration of the computer data display method of the present invention, showing an example of application to a display device configured as shown in FIG. 2. In FIG. 9, 12 is a computer; Computer data calculated by the IPU and written to a RAM or the like is output onto the internal bus 13 of the computer 12 in response to an output write command signal from a latch 14 that issues a write and read command signal coded according to an instruction from the OPU. , the display content data is stored in the display memory (display data storage means) 15 via the buffer 16 and the data bus 15'A, and the address signal is stored in the display memory (display data storage means) 15 via the buffer 17 and the address bus 15B.Display memory 15 The details of the display content data stored in 8 will be described later, but 8 corresponding to indicators
It is constructed from a plurality of display data sets (R sets) consisting of bits x 8 bytes (or words). Display memory 1
Reading of display content data stored in 5 and display device 1
The transfer to 1 is the address where the QpU detects the end of writing computer data to the display memory and generates the display (byte) address and set address signal in response to the read command signal outputted via the latch 14. This is performed by the generating means 20 and the display switching means 21 which sequentially switches the display in synchronization with the generation of the display address. That is,
The address generation means 20 consists of an oscillator 18 that generates a clock pulse that regulates the generation period of the display address, and a counter 19 that counts this clock pulse 51 and generates the display address and set address. The lower 3 digits serve as a display address section and generate a binary signal 52.5'3.54 corresponding to the eight displays ■~■, and the upper 5 digits serve as a set address section, such as 21'.
= set address signal 55 to 5 consisting of 32 binary signals
Generates 9.
表示０７ドレス、組アドレスはバッファ２２を介して表
示用メモリ１５に送られ、読み出されるべき表示内容デ
ータの組および表示器アドレス領域を指定して表示内容
データをバッファｚ３を介して読出し可能とすると同時
に、表示器アドレスをデコーダ（表示器切換手段）２１
に送り、バッファ２３を介して表示装置１１に転送され
る８ビット単位の表示内容データが入力されるべき表示
器を指定し、この表示器を待期状態にする。その結果待
期状態になった表示器にはコード化された表示内容デー
セによってデータ内容が表示される。The display 07 address and set address are sent to the display memory 15 via the buffer 22, and by specifying the set of display content data to be read and the display device address area, the display content data can be read out via the buffer z3. At the same time, the display device address is decoded by the decoder (display device switching means) 21.
, and designates a display device to which the 8-bit display content data transferred to the display device 11 via the buffer 23 is to be input, and places this display device in a standby state. As a result, the data content is displayed on the display device which has entered the standby state in accordance with the coded display content data.
カウンタ１９が順次表示器アドレスを更新すれば、表示
器■〜■が順次点灯してデータ内容を表示するとともに
、カウンタ１９０組アドレスが更新されることにより、
第２図のＲ１−Ｒ４に示すように点滅態様の異なる表示
データ組を順次表示装置１１に表示することができる。When the counter 19 sequentially updates the display device addresses, the display devices ■ to ■ sequentially light up to display the data contents, and the counter 190 group addresses are updated.
As shown by R1 to R4 in FIG. 2, display data sets having different blinking modes can be sequentially displayed on the display device 11.
第４図は前述の実施例における表示内容データの構築例
を示す説明図で、第２図のような表示態様に対応したデ
ータ内容を示したものである。図において、横方向には
ディジタル表示器の７セグメントおよび点滅表示部の各
発光素子（イ）〜（ト）に対応したビット単位の２進数
データを、縦方向には表示器内容データ■〜■バイトを
一つの表示データ組とするＲ１からＲ４までの４組の表
示データ組を示しており、ｌは点灯コード、Ｏは無点灯
コードを示している。表示器Ｏ〜０に対応する表示内容
データ■〜■は各データ組Ｒ１〜Ｒ４とも各ビット、各
バイトデータをすべて点灯コード１とすることにより、
表示器の下５桁■〜■に８８８８８ という数字列を連
続表示することができる。また表示器内容データ■、■
はすべて無点灯コード０とすることにより表示器■、■
を無点灯状態とすることができる。７個の発光素子から
なる点滅表示部■はビット（イ）のみをΔで囲って示し
たように各組交互に１．０とすることにより、発光素子
（イ）を点滅または減光状態とするとともに、ビット（
ロ）〜（ト）をすべてＯとすることにより、発光素子（
イ）によりディジタル表示部の数値が何を意味するかを
類別表示することができる。FIG. 4 is an explanatory diagram showing an example of construction of display content data in the above-described embodiment, and shows data content corresponding to the display mode as shown in FIG. In the figure, the horizontal direction shows binary data in bit units corresponding to the 7 segments of the digital display and each light emitting element (A) to (G) of the blinking display section, and the vertical direction shows the display content data ■ to ■ Four display data sets R1 to R4 are shown in which a byte is one display data set, where l indicates a lighting code and O indicates a non-lighting code. The display content data ■ to ■ corresponding to the display units O to 0 are set to lighting code 1 for each bit and byte data for each data set R1 to R4.
The number string 88888 can be displayed continuously in the last five digits of the display. Also, display device content data■,■
By setting all non-lighting codes to 0, the display ■,■
can be left unlit. The blinking display section ■, which consists of seven light emitting elements, can be set to 1.0 alternately for each set, as shown by surrounding the bit (A) with Δ, to make the light emitting elements (A) blink or dim. At the same time, the bit (
By setting all of (b) to (g) to O, the light emitting element (
b) The meaning of the numerical values on the digital display section can be classified and displayed.
発光素子（イ）が肉眼で点滅して見えるかあるいは減光
して見えるかは、表示データ組の読出し周期。Whether the light emitting element (a) appears to the naked eye as blinking or dimming depends on the reading cycle of the display data set.
いいかえれば発振器１８のクロックパルスの周期と、Ｒ
組の表示データ組中のコード１，０の組み合わせ方とに
よって決まる。しかし、本発明においては表示用メモリ
１５に格納された表示内容データの読出しをＤＭＡ方式
のアドレス発生手段により、書込みと読出しを異なる時
間帯に異なるクロックパルスによりそれぞれ別々に行う
よう構成しているので、計算機１２のマシンサイクルに
よって決まる書込み周期に比べて著しく長い周期で読出
しおよび表示を行うことができる。したがって発光素子
（イ）の表示を肉眼で見て点滅、減光いずれと感するよ
うにでも自由に決めることができる。またディジタル表
示部の表示態様についても同様である。またＲ組からな
る表示データ組の読出し期間中に計算機は新たな−デー
タの演算およびＲＡＭ等へのデータの書込みができるの
で、表示用メモリ１５からの表示データ組の読出し終了
を検知して表示用メモリ１５に新たな計算機データの書
込みを行うことにより、表示装置１１に順次種類の異な
るデータを類別表示することができる。In other words, the period of the clock pulse of the oscillator 18 and R
It is determined by the combination of codes 1 and 0 in the display data set. However, in the present invention, the display content data stored in the display memory 15 is read by a DMA address generation means, and the writing and reading are performed separately at different times using different clock pulses. , reading and displaying can be performed at a significantly longer cycle than the write cycle determined by the machine cycle of the computer 12. Therefore, it is possible to freely determine whether the display of the light emitting element (a) appears blinking or dimming when viewed with the naked eye. The same applies to the display mode of the digital display section. In addition, during the reading period of the display data set consisting of R groups, the computer can calculate new data and write data to the RAM, etc., so the computer detects the end of reading the display data set from the display memory 15 and displays the data. By writing new computer data into the memory 15, different types of data can be sequentially displayed by category on the display device 11.
第５図は前述の実施例における読出しおよび表示動作を
示すタイムチャートで、第４図のように構築された表示
データ内容を第２図のように構成された表示器に表示す
る場合を例にして示したものである。図において、５１
は発振器１８の出力クロックパルス、１４Ｂはラッチ１
４からの読出し指令信号、５２，５３．５４は読出し指
令信号を受けたカウンタ１９がクロックパルス５１のカ
ウントを開始して表示器アドレス部から出力する２進数
パルスからなる表示器アドレス信号で、その出力の一方
はバッファ２２を介して表示用メモリの読み出されるべ
き表示内容データ領域（８ビット分づつ）を指定すると
ともに、その他方はデコーダ２１に入力されて該当する
表示器が解読され、たとえばＬＩＤＤ表示器■（第２図
参照）の共通電極開閉制御用トランジスタのベースに与
えられて表示器■をオン状態とする。その結果表示用メ
モリからバッファ２３を介して読出された８ビット分の
表示内容データは表示器■の各セグメント（小数点を含
む８セグメント）に表示される。このようにして表示器
アドレス信号５２，５３．５４が順次更新されて表示器
■〜０を順次オン状態とすることにより、第４図におけ
る表示データ組Ｒ１の■〜■の表示内容データが順次表
示器■〜■に入力され、第５図の表示結果１１に示すＲ
＝１の表示が終了する。５５，５６．５７，５８．５９
は組アドレス信号で、Ｒ：ｌの表示終了をカウンタ１９
が検出して組アドレス部のカウントを一つ進めることに
より出力され、表示器アドレス部の表示アドレス信号５
２〜５４は再び論理零にもどって表示器■〜■のスキャ
ンを開始するので、表示用メモリに格納された３２組の
表示データ組が読み出され、表示装置１１には第５図の
表示結果におけるＲ＝２のような表示が行われる。この
ようにしてＲ組の表示データ組が表示装置に順次入力さ
れることにより、表示装置１１には８８８８８という数
列が連続点灯状態で表示されるととも・に、最上位桁の
７個の発光素子■〜Ｑ中の発光素子■は表示データ組が
更新される度に点灯と無点灯を交互にくり返すことによ
り、上記数列が何であるかを点滅して表示することがで
きる。FIG. 5 is a time chart showing the readout and display operations in the embodiment described above, taking as an example the case where the display data contents constructed as shown in FIG. 4 are displayed on the display device configured as shown in FIG. This is what is shown. In the figure, 51
is the output clock pulse of the oscillator 18, 14B is the latch 1
4, 52, 53, and 54 are display address signals consisting of binary pulses that are output from the display address section after the counter 19 receives the read command signal and starts counting clock pulses 51. One of the outputs specifies the display content data area (8 bits each) to be read from the display memory through the buffer 22, and the other output is input to the decoder 21 to decode the corresponding display, for example LIDD. The signal is applied to the base of the common electrode opening/closing control transistor of the display device (see FIG. 2) to turn the display device on. As a result, 8 bits of display content data read out from the display memory via the buffer 23 are displayed in each segment (8 segments including the decimal point) of the display 2. In this way, the display device address signals 52, 53, and 54 are sequentially updated and the display devices ■ to 0 are sequentially turned on, so that the display content data of the display data set R1 in FIG. R is input to the display units ■～■ and shown in display result 11 in FIG.
The display of =1 ends. 55, 56.57, 58.59
is a set address signal, and the counter 19 indicates the end of display of R:l.
is detected and the count in the set address field is incremented by one, and the display address signal 5 of the display address field is output.
2 to 54 return to logic zero again and start scanning the displays ■ to ■, so the 32 display data sets stored in the display memory are read out, and the display device 11 displays the display shown in FIG. A display such as R=2 in the result is made. By sequentially inputting the R display data sets to the display device in this way, the number sequence 88888 is displayed in a continuous lighting state on the display device 11, and the seven most significant digits emit light. The light-emitting element (2) among the elements (2) to Q is alternately turned on and off each time the display data set is updated, thereby making it possible to blink and display what the above numerical sequence is.
本発明においては、表示装置に表示させるべき計算機デ
ータが表示データ記憶手段からの表示内容データの読出
しを禁止した状態で計算機側から書込まれ、逆にデータ
の書込みを禁止した状態で読出しが行われるよう構成し
たので、データの書込み周期に関係なくデータの読出し
および表示の周期を決めることができ、したがって複数
の表示データ組の読出し周期を変えることにより、表示
データの点滅態様を連続、減光９点滅、無点灯の四つの
態様に任意に設定することができる。In the present invention, computer data to be displayed on a display device is written from the computer side with reading of display content data from the display data storage means prohibited, and conversely, reading is performed with writing of data prohibited. Since the data readout and display cycle can be determined regardless of the data write cycle, by changing the readout cycle of multiple display data sets, the blinking mode of the display data can be made continuous or dimmed. It can be arbitrarily set to one of four modes: 9 blinks and no lighting.
つぎに、計算機データを表示する表示装置を、複数個の
表示セグメントを含む１バイト構成の表示器と発光素子
等の１ビツト構成の表示器との複合化表示装置としたの
で、一つの表示装置で計算機データをディジタル表示で
き、かつそのデータの種類等をランプの点滅等により類
別表示することができる。Next, since the display device for displaying computer data is a composite display device consisting of a 1-byte display device including a plurality of display segments and a 1-bit display device such as a light emitting element, one display device can be used. Computer data can be displayed digitally, and the type of data can be classified by blinking a lamp or the like.
さらに、表示データ記憶手段内に格納される表示データ
を、表示装置全体の表示データ組複数組で構成し、各表
示器に対する表示内容データが複数組内で点灯、無点灯
（論理ｌ、０）を分布して繰返すよう構成したことによ
り、前記読出し周期の設定と相まって各表示器の点滅態
様を計算機側からのデータの書込み内容を変えるだけで
多様に変えることができる。Furthermore, the display data stored in the display data storage means is composed of a plurality of display data sets for the entire display device, and the display content data for each display unit is set to be lit or not lit (logical 1, 0). By distributing and repeating the display, in combination with the setting of the reading cycle, the blinking mode of each display can be varied in a variety of ways simply by changing the content of data written from the computer side.
さらにまた、表示器アドレス発生手段が繰返しパルス発
生器とこのパルスを計数するカウンタとを含み、このカ
ウンタの下位段からの出力表示器アドレス５２〜５４と
上位段からの表示データ組アドレス５５〜５９とが表示
データ記憶手段１５に並列かつ経時的に与えられるよう
にし、かつ上記表示器アドレスを解読して該当する表示
器にオン信号を発する切換手段（デコーダ）２１により
、各表示器を順次スキャンするよう構成したので、比較
的簡単な読出し表示回路で一つの表示装置に多種多量の
計算機データを表示させることができなお表示器切換手
段２１には繰返し讐ルス発生器１８からの繰返しパルス
５１を受けて各表示器にオン信号を順次発するリングカ
ウンタを用いることができる。また、実施例の説明にお
いては、表示装置を１バイト構成の表゛示器と１ビツト
構成の点滅表示器とを組み合わせた複合化表示装置で構
成した場合について表示方式を説明したが、複合化され
ない表示装置にも本発明を適用できることは前述の説明
から明白である。Furthermore, the display address generation means includes a repetitive pulse generator and a counter for counting the pulses, and output display addresses 52-54 from the lower stage of this counter and display data set addresses 55-59 from the upper stage. are applied to the display data storage means 15 in parallel and over time, and each display is sequentially scanned by a switching means (decoder) 21 that decodes the display address and issues an on signal to the corresponding display. Since the structure is configured so that a large amount of computer data of various types can be displayed on one display device with a relatively simple readout and display circuit, the display switching means 21 receives the repetitive pulses 51 from the repetitive pulse generator 18. A ring counter may be used which sequentially issues an on signal to each display in response to the above. In addition, in the explanation of the embodiment, the display method was explained in the case where the display device was configured as a composite display device that combined a 1-byte configuration indicator and a 1-bit configuration blinking display device, but It is clear from the above description that the present invention can also be applied to display devices that do not have a display device.
（発明の効果）
本発明は前述のように、複数個の表示器を含む表示装置
に表示させるべき全表示内容データを計算機側から書込
みでき、かつ表示回路側から読出しできる表示データ記
憶手段（表示用メモリ）を設け、この記憶手段に書込ま
れる全表示内容データとして各表示器に対する表示内容
：データを組み合わせた表示データ組をベースにして点
滅態様の異なる複数の表示データ組で構成し、計算機の
書込み周期と異なる任意の周期で表示器アドレスおよび
表示データ組アドレスとを経時的に発生するアドレス発
生手段により全表示内容データを表示器ごとに読み出し
、前記表示器アドレスに同期して順次オン状態となる各
表示器に各表示内容データを表示させるよう構成した。(Effects of the Invention) As described above, the present invention provides a display data storage means (display The total display content data written to this storage means is composed of multiple display data sets with different blinking patterns based on the display data set that is a combination of display content data for each display unit. All display content data is read out for each display by address generation means that generates display device addresses and display data set addresses over time at an arbitrary cycle different from the writing cycle of The system was configured to display each display content data on each display.
その結果、計算機側からの書込みデータの構築と表示器
アドレス周期の設定とによって個々の表示器の点滅態様
を連続、減光１点滅、無表示の四種類に認識できるよう
制御することができる。したがって、表示装置をたとえ
ば複数桁のディジタル表示部と複数個の発光素子等から
なる点滅式の類別表示部との複合化表示装置とすれば、
一つの表示装置で多種多様な計算器データを類別表示で
きる計算機データ表示方式を提供することができる。ま
た、本発明の方式は、アドレス発生手段および表示器切
換手段とにより表示内容データが表示されるべき表示器
を順次待機状態とするとともに、表示器アドレスおよび
表示データ組アドレスにより表示用メモリ内の格納デー
タをたとえば８ビット単位で読出して待機状態にある各
表示器に順次表示するよう構成したので、表示用メモリ
に格納する表示内容データの量が多くなる代りに、表示
装置やアドレス発生手段２表示器切換手段等の表示回路
を著しく簡素化できる。したがって計算機データの種類
に対応した複数組の表示装置とこれを駆動するための多
数のｉτボート群およびＡＮＤＮ−ゲート群要とした従
来の表示方式に比べて、表示装置およびその駆動回路が
簡素化され、回路の製作や保守を省力化できる計算機デ
ータの表示方式を提供できる。As a result, by constructing the write data from the computer side and setting the display device address cycle, it is possible to control the blinking mode of each display device so that it can be recognized into four types: continuous, dimmed one blink, and no display. Therefore, if the display device is, for example, a composite display device including a multi-digit digital display section and a blinking classification display section made up of a plurality of light emitting elements, etc.,
It is possible to provide a computer data display method that can categorize and display a wide variety of computer data on a single display device. Further, in the method of the present invention, the address generating means and the display switching means sequentially put the display devices on which the display content data is to be displayed into a standby state, and the display device address and the display data set address set the display devices in the display memory. Since the stored data is read out in 8-bit units, for example, and displayed sequentially on each display device in a standby state, the amount of display content data stored in the display memory increases, but the display device and address generation means 2 Display circuits such as display switching means can be significantly simplified. Therefore, the display device and its driving circuit are simpler than the conventional display method, which requires multiple sets of display devices corresponding to the types of computer data, and a large number of iτ boat groups and ANDN gate groups to drive them. It is possible to provide a computer data display method that saves labor in circuit production and maintenance.
【図面の簡単な説明】
第１図は従来の計算機データ表示方式を説明するための
ブロック図、第２図は本発明の実施例における表示装置
の表示状態を経時的に示す説明図、第３図は本発明の実
施例を示すブロック図、第４図は本発明の実施例におけ
る表示内容データの構築図、第５図は本発明の実施例に
おける表示内容データの読出しおよび表示状態を示すタ
イムチャートである。
１．１２ ：計算機、２：ｉｉボート群、３：ＡＮＤＮ
−ゲート群、１１ ：表示装置、４，１）：発振器、１
３：内部パス、１４：ラッチ、１５：表示データ記憶手
段（表示用メモリ）、１５Ａ：データパス、１５Ｂ ニ
アドレスパス、１６．１７：バッファ（書込（ｉｌ）
、２２．２３ ：バツファ（続出側）、１９：カウンタ
、２１＝表示器切換手段（デ・−ダ）・■・■・０・Ｑ
・Ｏ・Ｏ・■２ディジタル表示器（またはその表示内容
データ）、（イ）、（ロ）、（ハ）、（ニ）、（ホ）、
（へ）、（））： 発光素子（またはその表示内容デー
タ） 、Ｒ１，Ｒ２゜Ｒ３，Ｒ４：表示データ組（また
はその表示結果）、５１：クロックパルス、１４Ｅ ：
読出し指令信号、５２．５３，５４：表示器アドレス、
５５．５６．５７゜５８．５９Ｅ表示データ組アドレス
、１４Ａ ：書込指令信号。
第１図
１
第２図[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram for explaining a conventional computer data display method, FIG. 2 is an explanatory diagram showing the display state of a display device in an embodiment of the present invention over time, and FIG. The figure is a block diagram showing an embodiment of the present invention, Fig. 4 is a construction diagram of display content data in an embodiment of the present invention, and Fig. 5 is a timing diagram showing the reading and display state of display content data in an embodiment of the present invention. It is a chart. 1.12: Computer, 2: II boat group, 3: ANDN
- Gate group, 11: Display device, 4, 1): Oscillator, 1
3: Internal path, 14: Latch, 15: Display data storage means (display memory), 15A: Data path, 15B near address path, 16.17: Buffer (write (il)
, 22.23: Buffer (continued side), 19: Counter, 21 = Display switching means (de-da)・■・■・0・Q
・O・O・■2 Digital display (or its display content data), (a), (b), (c), (d), (e),
(to), ()): Light emitting element (or its display content data), R1, R2゜R3, R4: Display data set (or its display result), 51: Clock pulse, 14E:
Read command signal, 52, 53, 54: Display address,
55.56.57゜58.59E Display data set address, 14A: Write command signal. Figure 1 Figure 2
Claims (1)
れるデータとしての表示内容を表示器ごとに指定可能な
点滅態様で繰返し表示させる方式であって、各表示器に
表示させるべき表示内容データを該表示器を表わすアド
レスごとに記憶する書込み読出し可能な表示データ記憶
手段に全表示器に対する表示データの組の複数組を格納
させ、前記各表示器を表わす表示器アドレスと前記複数
組の表示内容データの組番号を表わす表示データ組アド
レスとを経時的に発生するアドレス発生手段からのアド
レス信号により前記表示データ記憶手段から表示内容デ
ータを表示器ごとに読み出し、前記アドレス信号の発生
と同期して表示器を順次切換える表示器切換手段により
前記表示データ記憶手段から読み出された表示内容デー
タを各表示器に順次表示させるようにし、かつ前記複数
の表示内容データ組内の各表示器に対する表示内容デー
タを組ごとに設定することにより各表示器のデータ表示
点滅態様を指定しうるようにしたことを特徴とする表示
装置の計算機データ表示方式。 ２、特許請求の範囲第１項記載のデータ表示方式におい
て、表示装置に表示させるぺて計算機データが表示デー
タ記憶手段からの表示内容データの読出しを禁止した状
態で表示データ記憶手段に書込まれることにより表示装
置に表示させるべき計算機データが逐次更新されること
を特徴とする計算機データ表示方式。 ３）特許請求の範囲第１項記載のデータ表示方式におい
て、表示器がキャラクタないしは符号を表示可能な複数
個の表示セグメントを含む複合化表示器であることを特
徴とする計算機データ表示方式〇 ４）特許請求の範囲第３項記載のデータ表示方式におい
て、表示器が７セグメント数字表示器であり、各表示内
容データが１バイト構成とされることを特徴とする計算
機データ・表示方式。 ５）特許請求の範囲第１項記載のデータ表示方式におい
て、表示器が発光素子であり、各表示内容データが１ビ
ツト構成されることを特徴とする計算機データ表示方式
。 ６）特許請求の範囲第１項記載のデータ表示方式におい
て、表示データ記憶手段内に格納される各表示器に対す
る表示内容データが、異なる組番号に対して有り無しを
繰り返すことにより、該表示器によるデータ表示が指定
の時間スケジュールにしたがって点滅されることを特徴
とする計算機データ表示方式。 ７）特許請求の範囲第１項記載のデータ表示方式におい
て、表示データ記憶手段内に格納される各表示器に対す
る表示内容データが複数組番号にわたって分布して無と
されることにより、該表示器によるデータ表示が指定の
率で減光されることを特徴とする計算機データ表示方式
。 ８）特許請求の範囲第１項記載のデータ表示方式におい
て、アドレス発生手段が繰返しパルス発生器と該発生器
からの繰返しパルスを計数するカウンタとを含み、該カ
ウンタ下位段からの出力信号が表示器アドレスとして、
その上位段からの出力信号が表示データ組アドレスとし
て表示データ記憶手段に並列的に与えられることを特徴
とする計算機データ表示方式。 ９）特許請求の範囲第８項記載のデータ表示方式におい
て、表示器切換手段がカウンタの下位段からの出力信号
を並列的に受けて各表示器にオン信号を順次発するデコ
ーダであることを特徴とする計算機データ表示方式。 １０）特許請求の範囲第８項記載のデータ表示方式にお
いて、表示器切換手段が繰返しパルス発生器からの繰返
しパルスを受けて各表示器にオン信号を順次発するリン
グカウンタであることを特徴とする計算機データ表示方
式。[Claims] 1) A method for repeatedly displaying display contents as data given from a computer on a display device including a plurality of display devices in a blinking manner that can be specified for each display device, the method comprising: A plurality of sets of display data for all displays are stored in a writable/readable display data storage means for storing display content data to be displayed for each address representing the display, and display device addresses representing each of the display devices are stored. and a display data set address representing a set number of the plurality of sets of display content data, read the display content data from the display data storage means for each display device by an address signal from an address generation means that generates over time, Display content data read out from the display data storage means is sequentially displayed on each display by a display switching means that sequentially switches the displays in synchronization with the generation of a signal, and the display content data in the plurality of display content data sets are sequentially displayed on each display. A computer data display method for a display device, characterized in that the data display blinking mode of each display device can be specified by setting display content data for each display device for each set. 2. In the data display method described in claim 1, the computer data to be displayed on the display device is written into the display data storage means in a state where reading of display content data from the display data storage means is prohibited. A computer data display method characterized in that computer data to be displayed on a display device is updated sequentially. 3) Computer data display method 04 according to claim 1, characterized in that the display device is a composite display device including a plurality of display segments capable of displaying characters or codes. ) A computer data display method according to claim 3, characterized in that the display is a 7-segment numeric display, and each display content data has a 1-byte structure. 5) A computer data display method according to claim 1, wherein the display device is a light emitting element, and each display content data consists of 1 bit. 6) In the data display method according to claim 1, the display content data for each display device stored in the display data storage means repeats presence/absence for different set numbers, so that the display data for the display device is stored in the display data storage means. A computer data display method characterized in that the data display is blinked according to a specified time schedule. 7) In the data display method according to claim 1, the display content data for each display stored in the display data storage means is distributed over a plurality of set numbers and is set to zero, so that the display A computer data display method characterized in that the data display is dimmed at a specified rate. 8) In the data display method according to claim 1, the address generating means includes a repetitive pulse generator and a counter that counts the repetitive pulses from the generator, and the output signal from the lower stage of the counter is displayed. As the device address,
A computer data display method characterized in that an output signal from an upper stage thereof is applied in parallel to display data storage means as a display data set address. 9) The data display system according to claim 8, characterized in that the display switching means is a decoder that receives output signals from the lower stage of the counter in parallel and sequentially issues an on signal to each display. Computer data display method. 10) The data display system according to claim 8, characterized in that the display switching means is a ring counter that sequentially issues an ON signal to each display in response to repeated pulses from a repeating pulse generator. Computer data display method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036484A JPS60233692A (en) | 1984-05-07 | 1984-05-07 | Computer data display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036484A JPS60233692A (en) | 1984-05-07 | 1984-05-07 | Computer data display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60233692A true JPS60233692A (en) | 1985-11-20 |
Family
ID=13996482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036484A Pending JPS60233692A (en) | 1984-05-07 | 1984-05-07 | Computer data display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60233692A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459833A (en) * | 1977-10-20 | 1979-05-14 | Nec Corp | Indicator driving system |
| JPS5660495A (en) * | 1979-10-22 | 1981-05-25 | Casio Computer Co Ltd | Compact electronic device |
| JPS57161892A (en) * | 1981-03-31 | 1982-10-05 | Gen Corp | Crt flash display unit |
| JPS57161891A (en) * | 1981-03-31 | 1982-10-05 | Gen Corp | Crt flash display method |
| JPS5833292A (en) * | 1981-08-24 | 1983-02-26 | 株式会社日立製作所 | Liquid crystal display driving circuit |
-
1984
- 1984-05-07 JP JP9036484A patent/JPS60233692A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459833A (en) * | 1977-10-20 | 1979-05-14 | Nec Corp | Indicator driving system |
| JPS5660495A (en) * | 1979-10-22 | 1981-05-25 | Casio Computer Co Ltd | Compact electronic device |
| JPS57161892A (en) * | 1981-03-31 | 1982-10-05 | Gen Corp | Crt flash display unit |
| JPS57161891A (en) * | 1981-03-31 | 1982-10-05 | Gen Corp | Crt flash display method |
| JPS5833292A (en) * | 1981-08-24 | 1983-02-26 | 株式会社日立製作所 | Liquid crystal display driving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093652A (en) | Display device | |
| KR910017352A (en) | Gradation display method and display device | |
| KR950019828A (en) | Display control device | |
| US5699085A (en) | Display device | |
| JPS60233692A (en) | Computer data display system | |
| JPH0237386A (en) | Luminance switching system | |
| CA1195017A (en) | Electronic display apparatus using time multiplexed data and control signals | |
| JPH05289646A (en) | Display driving circuit | |
| WO1981001476A1 (en) | Display control circuit | |
| EP0238557A4 (en) | Multi-coloured illuminated dynamic display. | |
| KR830002312B1 (en) | 7 segment LED driving circuit | |
| JP2535156Y2 (en) | Display equipment for audio equipment | |
| RU2094279C1 (en) | Information display device for railway automatic-control systems | |
| JPS6246875B2 (en) | ||
| KR100237584B1 (en) | An apparatus and a method for displaying afterimages through serial-connected leds | |
| JPS5918456Y2 (en) | liquid crystal display device | |
| JPS58114092A (en) | Electrochromic display driving system | |
| JPH02151895A (en) | Display device | |
| JPH11109910A (en) | Display device capable of dealing with dot matrix | |
| JPS5836789B2 (en) | Hyōjikudō Cairo | |
| JPS6120570A (en) | Speed pitch indication apparatus | |
| JPS58174995A (en) | Display abnormality discriminator for information display panel | |
| JPS62118389A (en) | Display driver | |
| JPS6251477B2 (en) | ||
| SU811318A1 (en) | Indication device |