JPS6022844A - Multiplex transmission system with priority - Google Patents

Multiplex transmission system with priority

Info

Publication number
JPS6022844A
JPS6022844A JP58130168A JP13016883A JPS6022844A JP S6022844 A JPS6022844 A JP S6022844A JP 58130168 A JP58130168 A JP 58130168A JP 13016883 A JP13016883 A JP 13016883A JP S6022844 A JPS6022844 A JP S6022844A
Authority
JP
Japan
Prior art keywords
data
transmission
cycle
responsiveness
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130168A
Other languages
Japanese (ja)
Inventor
Fumio Makino
牧野 文雄
Kazuo Hirano
和夫 平野
Hiroaki Shinoda
信田 裕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP58130168A priority Critical patent/JPS6022844A/en
Publication of JPS6022844A publication Critical patent/JPS6022844A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/50Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
    • H04L12/525Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control

Abstract

PURPOSE:To improve throughput and response by corresponding the number of times of transmission to the responsiveness of information in a system transmitting cyclicly load information and sensor information through the use of time division multiplex. CONSTITUTION:A data D1 having a header h1 of (0, 0) thereby requesting the very fast responsiveness is stored in the 1st, 3rd and 5th bytes respectively, a data D2 having a header h2 of (0, 1) thereby requesting a comparatively fast responsiveness is stored respectively to the 2nd and 6th bytes, and data D3, D4 having header h3 of (1, 0) and (1, 1) respectively thereby not requesting the fast responsiveness are stored respectively to the 4th and 7th bytes in the Tn cycle of data transmission, and the data D1-D4 are transmitted in the time division system. Since the number of times of transmission of the data are made different in one cycle (3 times for the data D1, two times for the data D2 and one time for the data D3, D4) and the data D1, D2 requiring the high responsiveness are transmitted with the higher priority, the throughput and responsiveness are improved.

Description

【発明の詳細な説明】 本発明は優先順序付多重伝送方式に関し、応答速度が速
いことが要求されるデータの送信間隔を短かくして伝送
系全体の応答性を向上させるように企図したものである
[Detailed Description of the Invention] The present invention relates to a prioritized multiplex transmission system, and is intended to improve the responsiveness of the entire transmission system by shortening the transmission interval for data that requires a fast response speed. .

制御対象機器(ランプ等の負荷)とこれの制御に必要な
情報を与える情報源機器(センサ)とが数多く散在して
いる自動車内部の系では、各機器間の接続を簡略化する
ため、通信制御装置を介しての多重伝送が行なわれてい
る。
In the system inside a car, where there are many devices to be controlled (loads such as lamps) and information source devices (sensors) that provide the information necessary for controlling these devices, communication is necessary to simplify the connections between each device. Multiplex transmission via the control device takes place.

ここで自動車の伝送系の具体例を、その一部を抽出して
示す第1図を基に説明する。なお、伝送系としてはツリ
ー、スター、ループなど各種態様があるがその各部を抽
出したところの動作は同様である。第1図に示すように
通信制御装置AとBとは伝送路dでむすばれて伝送側(
+llが行なわれる。また通信制御装置A、Bはそれ自
体につながれた負荷a−1、a−2、b−]、。
Here, a specific example of an automobile transmission system will be explained based on FIG. 1, which shows a part of the transmission system. There are various types of transmission systems such as tree, star, and loop, but the operation of each part is the same. As shown in Figure 1, communication control devices A and B are connected by a transmission path d, and the transmission side (
+ll is performed. Further, the communication control devices A and B have loads a-1, a-2, b-] connected to themselves.

b−2及びセンサa−3、a−4、b−3、b−4を制
御する。
Controls b-2 and sensors a-3, a-4, b-3, and b-4.

通信制御装置Aから通信制御装置Bへの伝送&:1: 
、従来第2図に示すような伝送フォーマットに基づき行
なわれる。即ちTnサイクルに着目すると、1バイト目
にデータD1が格納され、2バイト目にデータD2が格
納され、3バイト目にデータD、が格納され、4バイト
目にデータD4が格納される。これらデータD、−D4
はこの順序に時分割方式で伝送される。そして各データ
D、〜D4の先頭の2ビツトには夫々ro、oJ、 、
 ro、xJ 。
Transmission from communication control device A to communication control device B &:1:
, which is conventionally carried out based on a transmission format as shown in FIG. That is, focusing on the Tn cycle, data D1 is stored in the first byte, data D2 is stored in the second byte, data D is stored in the third byte, and data D4 is stored in the fourth byte. These data D, -D4
are transmitted in this order in a time-division manner. The first two bits of each data D, ~D4 are ro, oJ, ,
ro, xJ.

[、oJ 、 rt、xJなるヘッダh、−h、が置か
れておシ、このヘッダh1〜h、にょシデータ内容が識
別される0デ一タ内容自体はヘッダh、−h4に続く6
ビツト分のデータ内容格納部d、−d4に格納されるO
この場合、データ内容格納部d、〜d、にハ夫々6ビツ
トのデータ内容が格納されておシ、データ内容格納部d
4には2ビツトのデータ内容が格納されておシデータ内
容格納部d4の残9の4ビツトは空いている。したがっ
て、通信制御装置Aから通信制御装置Bには20ビット
分のデータ内容の情報が送られる。この場合ヘッダh、
−h4が付されているため受信側では正確にどのデータ
であるか判断できる。
[, oJ, rt, xJ headers h, -h are placed, and the data contents of these headers h1 to h are identified.The data content itself is 6 following the headers h, -h4.
O stored in bit data content storage sections d and -d4
In this case, data contents of 6 bits are stored in each of the data contents storage parts d, ~d, and the data contents storage part d.
The data content of 2 bits is stored in d4, and the remaining 9 4 bits of the data content storage area d4 are vacant. Therefore, 20 bits worth of data content information is sent from communication control device A to communication control device B. In this case the header h,
Since -h4 is attached, the receiving side can accurately determine which data it is.

各データD、−D4を伝送する際には各データの先ニス
タートヒツトを付すとともに各データの後にパリティピ
ット及びストップピットを付しシリアル伝送する。−例
として、データDsを伝送するときのフォーマットを第
3図に示す。なばパルス幅変調等を採用する。
When transmitting each data D and -D4, a first start hit is attached to each data, and a parity pit and a stop pit are attached after each data, and the data is serially transmitted. - As an example, the format for transmitting data Ds is shown in FIG. Adopts Naba pulse width modulation, etc.

更に他のサイクルTn−x 、 Tn+x等においても
データD、−D4が時分割されて伝送されている。っま
シデータD、〜D、が1セツトとなシサイクリックに順
次伝送をしている。
Furthermore, in other cycles Tn-x, Tn+x, etc., data D and -D4 are transmitted in a time-divided manner. The data D, . . . , D are sequentially transmitted cyclically as one set.

ところで上述した如き従来の伝送方式では1サイクル間
において各データD、−04を均等に配しているため、
伝送系全体から見てスループットや応答性が悪かった。
By the way, in the conventional transmission method as described above, each data D and -04 are distributed evenly during one cycle.
The throughput and responsiveness of the transmission system as a whole were poor.

っまシ各データD、−D。Each data D, -D.

の中に、秒単位でデータ内容が変わるため秒単位で伝送
する必要があるデータと、分単位でデータ内容が変わる
ため分単位で伝送すれば充分なデータとが混在している
ときには、秒単位のデータは次のサイクルが来るまでは
新しいデータ内容が伝送できずデータ内容の変化に追従
できない場合が生じ、逆に分単位のデータは各サイクル
ごとにデータが伝送され同じデータ内容が重複して送ら
れる場合が生じるという不合理があるのである。
If there is a mixture of data that changes in seconds and needs to be transmitted in seconds, and data that changes in minutes and needs to be transmitted in minutes, then With data, new data cannot be transmitted until the next cycle and changes in data cannot be followed. Conversely, with minute data, data is transmitted every cycle and the same data is duplicated. It is unreasonable that there may be cases where the person is sent.

本発明は、上記従来技術に鑑み、スループットや応答性
を向上し得る優先順序付多重伝送方式を提供することを
目的とする。かかる目的を達成する本発明の構成は、デ
ータ内容を識別するためのヘッダが先頭におかれた複数
種類のデータを時分割方式により送信するーサイクルが
終了した後に、同様にして前記データを送信する次のサ
イクルが順次続く多重伝送方式において、各サイクル内
で送信する前記データのうち即応性が要求されるデータ
の送信頻度を多くするとともに即応性がさほど太求され
ないデータの送信頻度を少なくしたことを特徴とする。
SUMMARY OF THE INVENTION In view of the above-mentioned prior art, it is an object of the present invention to provide a prioritized multiplex transmission system that can improve throughput and responsiveness. The configuration of the present invention that achieves this objective is to transmit multiple types of data in a time-sharing manner, each having a header for identifying the data content at the beginning, and then transmit the data in the same manner after the cycle is completed. In a multiplex transmission system in which the next cycle continues sequentially, among the data transmitted in each cycle, the frequency of transmitting data that requires quick response is increased, and the frequency of transmitting data that does not require so much quick response is decreased. It is characterized by

以下本発明の実施例を詳細に説明する。Examples of the present invention will be described in detail below.

第4図は本発明の実施例の伝送フォーマットを示す。同
図に示すようにTnサイクルにおいて、データ病は1バ
イト目、3バイト目及び5バイト目に夫々格納されてお
シ、データD2は2バイト目及び6バイト目に格納され
ておシ、データDstt4ハイド目に格納されており、
データD4は7バイト目に格納されており、図示の格納
順序で各データDI”” D4を時分割方式で送信する
。他のサイクルTn−1,Tn+を等においてもTnサ
イクルと同様にしてデータが格納され送信がなされる。
FIG. 4 shows a transmission format of an embodiment of the present invention. As shown in the figure, in the Tn cycle, data D2 is stored in the 1st, 3rd and 5th bytes, respectively, and data D2 is stored in the 2nd and 6th bytes. It is stored in the 4th hide of Dstt,
Data D4 is stored in the seventh byte, and each data DI"" D4 is transmitted in a time-sharing manner in the illustrated storage order. In other cycles Tn-1, Tn+, etc., data is stored and transmitted in the same manner as in the Tn cycle.

上記データD、〜D4のうちヘッダh、がl’−0、O
JであるデータD1はホーンスイッチやターンスイッチ
のデータであシ、極めて早い即応性が要求される。また
、ヘッドh、がlo、x、JであるデータD、はヘッド
ランプスイッチのデータであシ比較的即応性が要求され
る。一方ヘッダh3がrl 、 OJであるデータD、
はスピード計のデータであシ、ヘッダhsがrl 、 
IJであるデータD4は燃料残量計のデータであり、デ
ータD3 、 D4は即応性はさほど要求されない。
Of the above data D, ~D4, header h is l'-0, O
The data D1, which is J, is data for a horn switch or a turn switch, and extremely quick response is required. Further, the data D, in which the head h is lo, x, J, is the data of the headlamp switch, and requires relatively quick response. On the other hand, data D whose header h3 is rl, OJ,
is speedometer data, header hs is rl,
The data D4, which is IJ, is the data of the fuel gauge, and the data D3 and D4 do not require much prompt response.

このように本実施例では−サイクル内においてデータD
、〜D4の送信頻度を異ならしめている。
In this way, in this embodiment, the data D is
, ~D4 are made to have different transmission frequencies.

即ち−サイクル内において、データD、の送信頻度は3
回、データD、の送信頻度は2回、データDs 、 D
4の送信頻度は各1回となっている。このため即応性は
、データDIが最も速く、データD2が次に速く、デー
タD3 、 D4は遅い。このように即応性の要求され
るデータD、 、 D、の優先順序を高くして伝送して
いるので伝送系全体から見てスループット及び応答性が
向上する。
That is, within a cycle, the transmission frequency of data D is 3
times, the transmission frequency of data D is twice, data Ds, D
The transmission frequency of 4 is once each. Therefore, in terms of responsiveness, data DI is fastest, data D2 is next fastest, and data D3 and D4 are slow. In this way, since the data D, , D, which require quick response are transmitted with high priority, the throughput and responsiveness of the entire transmission system are improved.

次に本方式によシ伝送をする伝送系の回路構成を第5図
に示す。同図に示すように、送信回路1は、8ビツトの
メモリ1aとパラレル/シリアル変換器1bとパリティ
発生器1cと書き込み制御器1dと発振器(osc) 
1 eとでなる。入力データは、 ° パラレル情報と
して入 力ボート選択回路2に入力されるとともに、データ内容
に対応・したヘッダがヘッダ回路3で付加され、その後
前記メモIJ I Qに記憶される。
Next, FIG. 5 shows the circuit configuration of a transmission system that performs transmission using this method. As shown in the figure, the transmitting circuit 1 includes an 8-bit memory 1a, a parallel/serial converter 1b, a parity generator 1c, a write controller 1d, and an oscillator (OSC).
1 e. The input data is input as parallel information to the input boat selection circuit 2, a header corresponding to the data content is added by the header circuit 3, and then stored in the memo IJIQ.

メモIJ 1 aへの記憶は書き込み制御器1dにより
制御する。メモリ1aに記憶されたデータはパラレル/
シリアル変換器1bでシリアル情報に変換されるととも
に、パリティ発生器1cでパリティが付加されて出力さ
れる。出力されたデータは、電気/光変換器4で光情報
に変換され、光ファイバで形成された伝送路5を介して
伝送される。
Storage in the memo IJ 1a is controlled by the write controller 1d. The data stored in memory 1a is parallel/
The serial converter 1b converts the signal into serial information, and the parity generator 1c adds parity to the signal, which is then output. The output data is converted into optical information by an electrical/optical converter 4 and transmitted via a transmission line 5 formed of an optical fiber.

伝送路5で伝送されたデータは、光/電気変換器6で電
気情報(シリアル情報)に変換され受信回路7で受信さ
れる。受信回路7は、メモリ7、 aとシリアル/パラ
レル変換器7 bとパリティ及びフレーム長をチェック
するチェック器7cと読み出し制御器7dと発振器7e
とでなる。そしてこの受信回路7に入力されたデータは
、シリア化りくラレル変換器7bでパラレル情報に変換
された後、メモリ7aに記憶される。メモリ7aに記憶
されたデータは、読み出し制御器7dで制御されて読み
出され、出力ボート選択回路8で受信される。このとき
、ヘッダ解読回路で、出力ボート選択回路8で受信され
たデータのヘッダを解読し、データ内容を識別する。
The data transmitted through the transmission line 5 is converted into electrical information (serial information) by an optical/electrical converter 6 and received by a receiving circuit 7. The receiving circuit 7 includes a memory 7a, a serial/parallel converter 7b, a checker 7c for checking parity and frame length, a read controller 7d, and an oscillator 7e.
It becomes. The data input to this receiving circuit 7 is converted into parallel information by a serial converter 7b and then stored in a memory 7a. The data stored in the memory 7a is read out under the control of the readout controller 7d, and is received by the output boat selection circuit 8. At this time, the header decoding circuit decodes the header of the data received by the output boat selection circuit 8 and identifies the data contents.

以上実施例とともに具体的に説明したように本発明によ
れば、各サイクル内において各データに要求される即応
性に応じてデータの送信頻度を異ならしめたため、情報
の優先度に応じて応答速度を変化でき、スループット及
び応答性を向上できる。したがって、各データに要求さ
れる即応性が大きく異なる、自動車用多重伝送ハーネス
における伝送方式として用いて好適である。
As specifically explained above in conjunction with the embodiments, according to the present invention, the frequency of data transmission is varied according to the promptness required for each data within each cycle, so the response speed is adjusted according to the priority of information. can be changed to improve throughput and responsiveness. Therefore, it is suitable for use as a transmission method in a multiplex transmission harness for an automobile, where the promptness required for each data is greatly different.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は自動車の伝送系の具体例を示す構成図、第2図
は従来の伝送方式を説明するだめの伝送フオーマヅ)/
1目、第3図はその各データを送信するときの態様を示
す伝送フォーマット6図、第4図は本発明の伝送方式を
説明するための伝送フォーマ・ソトー図、第5図は本発
明方式により伝送を行う伝送系を示す回路構成図である
。 図面中、 h、 、 h2. h8. h、はヘッダ、D+ 、 
D2 、 Ds 、 D4はデータ、di * d2 
r d3 r a、はデータ内容格納部、Tn−r 、
 Tn 、 Tn+xは各サイクルである。 特許出願人 住友電気工業株式会社 代理人 弁理士 光 石 士 部 (他1名) 231
Figure 1 is a configuration diagram showing a specific example of an automobile transmission system, and Figure 2 is a transmission format that explains the conventional transmission system.
Figures 1 and 3 are transmission format diagrams 6 and 6 showing the mode of transmitting each data, Figure 4 is a transmission format diagram for explaining the transmission method of the present invention, and Figure 5 is the method of the present invention. FIG. 2 is a circuit configuration diagram showing a transmission system that performs transmission. In the drawing, h, , h2. h8. h, is the header, D+,
D2, Ds, D4 are data, di * d2
r d3 ra is a data content storage unit, Tn-r,
Tn and Tn+x are each cycle. Patent applicant Sumitomo Electric Industries, Ltd. Representative Patent Attorney Shibu Mitsuishi (and 1 other person) 231

Claims (1)

【特許請求の範囲】[Claims] データ内容を識別するだめのヘッダが先頭におかれた複
数種類のデータを時分割方式によシ送信するーサイクル
が終了した後に、同様にして前記データを送信する次の
サイクルが順次続く多重伝送方式において、各サイクル
内で送信する前記データのうち即応性が要求されるデー
タの送信頻度を多くするとともに即応性がさほど要求さ
れないデータの送信頻度を少なくしたことを特徴とする
優先順序付多重伝送方式。
A multiplex transmission method in which multiple types of data, each with a header at the beginning that identifies the data content, is transmitted in a time-division manner - After a cycle is completed, the next cycle of transmitting the data in the same way continues one after the other. A prioritized multiplex transmission method characterized in that, among the data transmitted in each cycle, the frequency of transmitting data that requires quick response is increased, and the frequency of transmitting data that does not require so much quick response is decreased. .
JP58130168A 1983-07-19 1983-07-19 Multiplex transmission system with priority Pending JPS6022844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58130168A JPS6022844A (en) 1983-07-19 1983-07-19 Multiplex transmission system with priority

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130168A JPS6022844A (en) 1983-07-19 1983-07-19 Multiplex transmission system with priority

Publications (1)

Publication Number Publication Date
JPS6022844A true JPS6022844A (en) 1985-02-05

Family

ID=15027644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130168A Pending JPS6022844A (en) 1983-07-19 1983-07-19 Multiplex transmission system with priority

Country Status (1)

Country Link
JP (1) JPS6022844A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271113A (en) * 1990-04-04 1992-09-28 Machine Technol Inc Method and apparatus for coating fluid on wafer
WO2019215871A1 (en) * 2018-05-10 2019-11-14 三菱電機株式会社 Electronic control apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5174540A (en) * 1974-12-25 1976-06-28 Fujitsu Ltd
JPS54131812A (en) * 1978-04-04 1979-10-13 Nippon Denso Co Ltd Time-division multiple signal transmission system for vehicles
JPS58137437A (en) * 1982-01-29 1983-08-15 グラツト・マシ−ネン・ウント・アパラテバウ・アクチエン・ゲゼルシヤフト Method and apparatus for coating small drug section

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5174540A (en) * 1974-12-25 1976-06-28 Fujitsu Ltd
JPS54131812A (en) * 1978-04-04 1979-10-13 Nippon Denso Co Ltd Time-division multiple signal transmission system for vehicles
JPS58137437A (en) * 1982-01-29 1983-08-15 グラツト・マシ−ネン・ウント・アパラテバウ・アクチエン・ゲゼルシヤフト Method and apparatus for coating small drug section

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271113A (en) * 1990-04-04 1992-09-28 Machine Technol Inc Method and apparatus for coating fluid on wafer
WO2019215871A1 (en) * 2018-05-10 2019-11-14 三菱電機株式会社 Electronic control apparatus
JPWO2019215871A1 (en) * 2018-05-10 2020-12-17 三菱電機株式会社 Electronic control device
US11206096B2 (en) 2018-05-10 2021-12-21 Mitsubishi Electric Corporation Electronic control apparatus
US11595144B2 (en) 2018-05-10 2023-02-28 Mitsubishi Electric Corporation Electronic control apparatus

Similar Documents

Publication Publication Date Title
US5438506A (en) Collective wiring system and method of control thereof
US4213176A (en) System and method for increasing the output data throughput of a computer
US5951666A (en) Bus system having both serial and parallel busses
ITMI981784A1 (en) DATA TRANSMISSION DEVICE
JPS6022844A (en) Multiplex transmission system with priority
JPS60165143A (en) Data transmitting method and station
EP0185093B1 (en) Data transfer equipment
US4071889A (en) Central processing apparatus for generating and receiving time division multiplex signals
JPS6364436A (en) Method and equipment for data transmission
US4771282A (en) Terminal for data transmission system
JPS59114941A (en) Programmable controller
KR100259345B1 (en) A flexible interface circuit for serial and parallel data transfer
JP3048504B2 (en) Signal detection circuit and frame synchronization circuit
JP2004254043A (en) Network controller in vehicle
JPH0342757B2 (en)
KR0121161Y1 (en) Switching system in common parallel bus
JPH05346810A (en) Output abnormality processing system for programmable controller
KR920010336B1 (en) Serial data interface circuit between high speed computer and low speed computer
JPH0254719B2 (en)
JPH02179043A (en) Communication error detection system
JP3074598B2 (en) Data exchange device
JPH05204849A (en) Synchronous serial bus system
JPH05244218A (en) Frame structure for cyclic transmission
JPH1049474A (en) Slot address circuit
JPS6024745A (en) Method and device for signal transmission