JPH0254719B2 - - Google Patents

Info

Publication number
JPH0254719B2
JPH0254719B2 JP56147270A JP14727081A JPH0254719B2 JP H0254719 B2 JPH0254719 B2 JP H0254719B2 JP 56147270 A JP56147270 A JP 56147270A JP 14727081 A JP14727081 A JP 14727081A JP H0254719 B2 JPH0254719 B2 JP H0254719B2
Authority
JP
Japan
Prior art keywords
information
word
monitoring
station
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56147270A
Other languages
Japanese (ja)
Other versions
JPS5848593A (en
Inventor
Masaaki Nakasuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP14727081A priority Critical patent/JPS5848593A/en
Publication of JPS5848593A publication Critical patent/JPS5848593A/en
Publication of JPH0254719B2 publication Critical patent/JPH0254719B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2209/00Arrangements in telecontrol or telemetry systems
    • H04Q2209/70Arrangements in the main station, i.e. central controller
    • H04Q2209/75Arrangements in the main station, i.e. central controller by polling or interrogating the sub-stations

Abstract

PURPOSE:To decrease the period of a callout signal, by transmitting monitor signal in addition to information represetnting the constitution of response informatiuon only for a monitored station having a change in the monitor information. CONSTITUTION:A monitored station consists of a memory 7, a comparison circuit 8, a gate 9 and a parallel-serial conversion circuit 13. Information applied to data input terminals I1-I8 is stored in storage areas M2-M8 at each word applied to the memory 7. Monitor information in response to previous callout information is stored in storage areas m2-m8. The comparison circuit 8 compares the monitor information this time with the previous monitor information. When the both monitor information are coincident, a coincident detection signal 100 is outputted. The gate control circuit 11 controls the gate 9 and outputs a word having the monitor information different from the previous monitor information from the gate 9.

Description

【発明の詳細な説明】 本発明はポーリング伝送方式の改良に関する。[Detailed description of the invention] The present invention relates to improvements in polling transmission methods.

第1図は監視局1に複数の被監視局2がマルチ
ドロツプ接続され、ポーリング方式でデータ伝送
を行なうシステムの一般的なブロツク図である。
FIG. 1 is a general block diagram of a system in which a plurality of monitored stations 2 are multi-drop connected to a monitoring station 1 and data transmission is performed using a polling method.

先ず監視局1は各被監視局2,3,4に対して
順次呼出情報5を送出し、データを伝送すべきこ
とをうながす。一方被監視局2,3,4は呼出情
報5を受けつけると応答情報6を監視局1に送出
する。
First, the monitoring station 1 sequentially sends paging information 5 to each of the monitored stations 2, 3, and 4, prompting them to transmit data. On the other hand, when the monitored stations 2, 3, and 4 receive the call information 5, they send response information 6 to the monitoring station 1.

今、各被監視局2,3,4が各々複数の監視業
務を行なつており、監視局1がその集中管理を行
なつている場合、従来の該種伝送方式では各被監
視局2,3,4は呼出情報を受けつけると各監視
業務によつて得られた情報をまとめて応答情報と
して監視局1に送出していた。
Currently, when each monitored station 2, 3, and 4 is performing multiple monitoring operations, and the monitoring station 1 is centrally managing them, in the conventional transmission method, each monitored station 2, 3, and 4 3 and 4 receive the call information and send the information obtained through each monitoring service together to the monitoring station 1 as response information.

この間の動作タイミングを示すのが第2図であ
り、第2図aは監視局1から各被監視局2,3,
4あてに順次送出される呼出情報5、第2図bは
呼出情報5を受けつけた被監視局から監視局1に
送出される応答情報6を示している。この応答情
報6は第2図cに拡大して示される様に8ワード
の情報から成つており、各ワード内に各監視業務
で得られた情報(この情報を以下監視情報と称
す)が含まれている。
FIG. 2 shows the operation timing during this period, and FIG.
FIG. 2b shows response information 6 sent to the monitoring station 1 from the monitored station that received the call information 5. This response information 6 consists of 8 words of information, as shown enlarged in Figure 2c, and each word contains information obtained in each monitoring task (hereinafter referred to as monitoring information). It is.

しかしながらこの様な従来のボーリング伝送方
式によつた場合、各被監視局2,3,4の担当す
る監視業務の項目が増えたり、被監視局の数が増
えた場合、各被監視局に送られる呼出信号5が一
巡する時間が極めて長くなつてしまい、特に緊急
性のある情報をも扱おうとするシステムでは問題
となつていた。
However, when using such a conventional boring transmission method, when the number of monitoring tasks that each monitored station 2, 3, and 4 is responsible for increases, or when the number of monitored stations increases, the amount of data sent to each monitored station increases. It takes an extremely long time for the calling signal 5 to go around once, which is a problem, especially in systems that handle urgent information.

本発明は上記欠点に鑑みなされたものであり、
呼出信号5の周期を短縮できるポーリング伝送方
式を提供することを目的とする。
The present invention has been made in view of the above drawbacks,
It is an object of the present invention to provide a polling transmission method that can shorten the cycle of the calling signal 5.

本発明によれば、前回の呼出信号に対する応答
情報として送出した監視情報と内容的に変化のな
い監視情報は、これを送出しないようにしてい
る。
According to the present invention, monitoring information that is unchanged in content from the monitoring information sent as response information to the previous call signal is not sent.

以下図面を参照し本発明の一実施例を詳細に説
明する。
An embodiment of the present invention will be described in detail below with reference to the drawings.

先ず、第3図を参照して本発明に係る伝送方式
の概要を説明する。
First, an overview of the transmission system according to the present invention will be explained with reference to FIG.

監視局1は、第3図aの様に、各被監視局2,
3,4に対して呼出情報5を送出する。この呼出
情報5を受けた被監視局2,3,4は第3図bの
様に応答情報6を送出する。この応答情報6の第
2ワード以下に監視情報が割り当てられており、
この実施例では内容変化のあつた監視情報が応答
情報中に含まれる様になされている。第3図cは
第3図bの左端から2番目及び8番目の応答情報
を拡大したものであり、2番目の応答情報はワー
ド2・ワード4・ワード5・ワード7に相当する
監視情報に変化があり、ワード3・ワード6・ワ
ード8に相当する監視情報には前回の送出分と変
化がない場合の例を、又、8番目の応答情報はそ
の被監視局の持つ監視情報に一切変化がない場合
の例を示している。又、応答情報6のワード1の
末尾8ビツトは応答情報6として送出されるワー
ドを識別する為の情報と定義されている。第3図
dは第3図eのワード1を各々拡大して示したも
のであり、末尾8ビツトの左から右への1ビツト
ずつがワード1からワード8へ一対一に対応して
おり、各ビツトの論理1のビツトと対応するワー
ドが応答情報として送出されることを示してい
る。監視局1はこのワード1の末尾8ビツトを解
読して、応答情報6の構成を知る。
As shown in FIG. 3a, the monitoring station 1 is connected to each monitored station 2,
Call information 5 is sent to 3 and 4. The monitored stations 2, 3, and 4 that have received this call information 5 send response information 6 as shown in FIG. 3b. Monitoring information is assigned below the second word of this response information 6,
In this embodiment, monitoring information whose contents have changed is included in the response information. Figure 3c is an enlarged view of the second and eighth response information from the left end of Figure 3b, and the second response information is the monitoring information corresponding to word 2, word 4, word 5, and word 7. Here is an example where there is a change in the monitoring information corresponding to word 3, word 6, and word 8, and there is no change from the previous transmission, and the 8th response information does not include any monitoring information held by the monitored station. An example is shown where there is no change. The last 8 bits of word 1 of response information 6 are defined as information for identifying the word sent as response information 6. Figure 3d is an enlarged view of word 1 in Figure 3e, and the last 8 bits from left to right correspond one-to-one from word 1 to word 8. This indicates that the word corresponding to each logical 1 bit is sent as response information. The monitoring station 1 decodes the last 8 bits of this word 1 and learns the structure of the response information 6.

次に被監視局2,3,4のデータ送信部及び監
視局1のデータ受信部の具体的構成例を示しなが
ら本発明の具体的な実施例を説明する。
Next, a specific embodiment of the present invention will be described while showing a specific example of the configuration of the data transmitting section of the monitored stations 2, 3, and 4 and the data receiving section of the monitoring station 1.

第4図は被監視局2のデータ送信部のブロツク
図であり、他の被監視局のデータ送信部も同一構
成である。
FIG. 4 is a block diagram of the data transmitter of the monitored station 2, and the data transmitters of the other monitored stations have the same configuration.

データ入力端子I1〜I8には各々ワード1〜ワー
ド8の情報が加えられてる。被監視局2から監視
局1へ送出されるデータ構成を示すのが第5図で
あり、ワード1はワードアドレス・基本情報(伝
送回線の状態等、システム運用上の基本的な情
報)・及び末尾8ビツトの識別符号により構成さ
れ、ワード2以下はワードアドレス及び監視情報
により構成される。この内データ入力端子I1〜I8
に加えられるのはデータ入力端子I1に関しては基
本情報、データ入力端子I2〜I8に関してはワード
2〜ワード8の監視情報であり、ワードアドレス
及び識別符号はデータ送信部の内部で作成され
る。
Information of words 1 to 8 is added to data input terminals I 1 to I 8 , respectively. Figure 5 shows the data structure sent from the monitored station 2 to the monitoring station 1, where word 1 contains a word address, basic information (basic information for system operation, such as the status of the transmission line), and It is made up of the last 8-bit identification code, and the word 2 and below are made up of a word address and monitoring information. Among these, data input terminals I 1 to I 8
What is added to the data input terminal I1 is the basic information, and the data input terminals I2 to I8 are the monitoring information of words 2 to 8, and the word address and identification code are created inside the data transmitter. Ru.

データ入力端子I1〜I8に加えられた情報はメモ
リ7に加えられ、ワード毎に記憶領域M1〜M8
保持される。記憶領域M1に保持された基本情報
及び記憶領域M2〜M8に保持された監視情報は順
次データラインD1〜D8にのせられ、比較回路8
を介してゲート9に加えられる。
The information applied to the data input terminals I 1 -I 8 is added to the memory 7 and held word by word in the storage areas M 1 -M 8 . The basic information held in the storage area M1 and the monitoring information held in the storage areas M2 to M8 are sequentially placed on the data lines D1 to D8 , and the comparison circuit 8
is applied to gate 9 via.

一方、メモリ7は記憶領域M1〜M8の他に記憶
領域m2〜m8を持つており、この記憶領域m2
m8には前回の呼出情報5に応じて被監視局2か
ら送出された応答情報6のワード2〜ワード8の
監視情報が記憶されている。この記憶領域m2
m8内の前回の監視情報は記憶領域M2〜M8内の
今回の監視情報が読み出されるのと同時に読み出
され比較回路8に加えられる。
On the other hand, the memory 7 has storage areas m 2 - m 8 in addition to storage areas M 1 - M 8 .
In m8 , the monitoring information of words 2 to 8 of the response information 6 sent from the monitored station 2 in response to the previous call information 5 is stored. This storage area m 2 ~
The previous monitoring information in m8 is read out and added to the comparison circuit 8 at the same time as the current monitoring information in the storage areas M2 to M8 is read out.

比較回路8は7個の比較器C2〜C8によつて構
成されており、比較器Ci(i=2〜8)には記憶
領域Mi内の今回の監視情報と記憶領域mi内の前
回の監視情報が加えられている。比較器Ciはこの
両者の比較を順次行ない、比較結果により7ビツ
トの一致検出信号100の各ビツトの論理レベルを
決定する。
The comparison circuit 8 is composed of seven comparators C 2 to C 8 , and the comparators Ci (i=2 to 8) have the current monitoring information in the storage area Mi and the previous monitoring information in the storage area mi. monitoring information has been added. The comparator Ci sequentially compares the two and determines the logic level of each bit of the 7-bit coincidence detection signal 100 based on the comparison result.

この一致検出信号100は識別符号作成回路10
とゲートコントロール回路11に加えられてお
り、本実施例においては比較器Ciは記憶領域Mi
内の今回の監視情報と記憶領域mi内の前回の監
視情報が一致した場合7ビツトの一致検出信号
100の対応するビツトを論理0、一致しない場合
論理1とするものとする。尚、本実施例において
は、比較回路8の制御手順を簡略化する為、比較
回路8は7個の比較器によつて構成されるものと
して説明するが一個の比較器をローテートさせな
がら使用してもよい。
This coincidence detection signal 100 is transmitted to the identification code generation circuit 10.
and is added to the gate control circuit 11, and in this embodiment, the comparator Ci is connected to the storage area Mi.
If the current monitoring information in the storage area mi matches the previous monitoring information in the storage area mi, a 7-bit match detection signal is generated.
Let the corresponding bits of 100 be logic 0, and if they do not match, logic 1. In this embodiment, in order to simplify the control procedure of the comparator circuit 8, the comparator circuit 8 is explained as being composed of seven comparators, but one comparator is used in rotation. It's okay.

次に識別符号作成回路10は一致検出信号100
に基いてワード1の末尾に附加される識別符号を
作成する為のものである。識別符号作成回路10
は第8ビツトの記憶素子によつて構成されてお
り、その第2ビツト目から第8ビツト目までに比
較器C2〜C8によつて作成される7ビツトの一致
検出信号100の各ビツトの論理レベルが順次記憶
される。又、識別符号作成回路10の第1ビツト
目は電源Vによつて常に論理1とされている。従
つて、識別符号作成回路10の各ビツトをワード
1〜ワード8に一対一に対応させておけば、識別
符号作成回路10によつて作成される識別符号の
論理1のビツトに対応するワードが今回の応答情
報6として送出されることになる。この識別符号
作成回路10によつて作成される識別符号はデー
タラインD1の末尾8ビツトに一度に付加される。
尚、識別符号はここでは第5図の如く「1,1,
0,1,1,0,1,0」となるものとして説明
を続ける。
Next, the identification code generation circuit 10 generates a match detection signal 100.
This is to create an identification code to be added to the end of word 1 based on the following. Identification code creation circuit 10
is constituted by an 8th bit storage element, and each bit of the 7-bit coincidence detection signal 100 created by the comparators C2 to C8 from the second bit to the eighth bit is The logical levels of are stored sequentially. Further, the first bit of the identification code generating circuit 10 is always set to logic 1 by the power supply V. Therefore, if each bit of the identification code creation circuit 10 is made to correspond one-to-one with words 1 to 8, the word corresponding to the logic 1 bit of the identification code created by the identification code creation circuit 10 will be This will be sent as response information 6 this time. The identification code created by the identification code creation circuit 10 is added to the last 8 bits of the data line D1 at once.
In addition, the identification code is "1, 1,
0, 1, 1, 0, 1, 0''.

又、ゲートコントロール回路11は一致検出信
号100に基いて、ゲート9を制御する為のもので
あり、ワード1及びワード2からワード8のうち
前回の監視情報と内容が異なる監視情報を持つワ
ードをゲート9から出力する為のものである。ゲ
ートコントロール回路11の具体的構成はその入
力によりその出力を制御できる限り種々考えられ
るが、ここでは8ビツトの記憶素子によつて構成
され、その第2ビツト目から第8ビツト目までに
比較器C2〜C8によつて作成される7ビツトの一
致検出信号100の各ビツトの論理レベルが記憶さ
れ、又、ゲートコントロール回路11の第1ビツ
ト目は電源Vによつて論理1にされているものと
する。そしてこのゲートコントロール回路11の
第1ビツトから第8ビツトの内容は時間順次にゲ
ート信号200としてゲート9及びエンコーダ12
に加えられる。本動作例では識別符号を「1,
1,0,1,1,0,1,0」として説明してい
るので、ゲート9及びエンコーダ12に加えられ
るゲート信号200は時間順次に「1,1,0,1,
1,0,1,0」となる。
Further, the gate control circuit 11 is for controlling the gate 9 based on the coincidence detection signal 100, and is for controlling the gate 9 from among the word 1 and words 2 to 8, which has monitoring information different from the previous monitoring information. This is for outputting from gate 9. Various specific configurations of the gate control circuit 11 can be considered as long as its output can be controlled by its input, but here it is configured with an 8-bit memory element, and a comparator is connected between the second bit and the eighth bit. The logic level of each bit of the 7-bit coincidence detection signal 100 created by C2 to C8 is stored, and the first bit of the gate control circuit 11 is set to logic 1 by the power supply V. It is assumed that there is The contents of the first to eighth bits of the gate control circuit 11 are sent to the gate 9 and the encoder 12 in time order as a gate signal 200.
added to. In this operation example, the identification code is “1,
1, 0, 1, 1, 0, 1, 0", the gate signal 200 applied to the gate 9 and encoder 12 is sequentially "1, 1, 0, 1,
1, 0, 1, 0”.

ゲート9はFIF0形式のメモリを具備してお
り、ゲート信号200の各ビツトの論理レベルに従
つてデータラインD1〜D8上のワード1〜ワード
8の情報にエンコーダ12から供給されるワード
アドレス300を付加して前詰して記憶する。今、
ゲート信号200が時間順次に「1,1,0,1,
1,0,1,0」となるのであるからゲート9内
のメモリにはワード1、ワード2、ワード4、ワ
ード5、ワード7の情報が記憶されることにな
る。尚、ワードアドレス300はエンコーダ12の
各入力にゲート信号200を順次加え、ゲート信号
200の論理1のビツトを有効とすることによつて
得られる。
The gate 9 is equipped with a FIF0 type memory, and according to the logic level of each bit of the gate signal 200, the word address supplied from the encoder 12 is applied to the information of words 1 to 8 on the data lines D1 to D8 . Add 300, move forward, and store. now,
The gate signal 200 is time-sequentially “1, 1, 0, 1,
1, 0, 1, 0'', the information of word 1, word 2, word 4, word 5, and word 7 is stored in the memory in gate 9. Note that word address 300 is obtained by sequentially adding gate signal 200 to each input of encoder 12.
Obtained by validating 200 logic 1 bits.

ゲート9にゲート信号200の8ビツト目が加え
られると、ゲート9は内部に記憶した情報をワー
ド1からワード単位でパラレルシリアル変換回路
13に加え、パラレルシリアル変換回路13はこ
れをシリアルデータに変換して監視局1に供給す
る。
When the 8th bit of the gate signal 200 is applied to the gate 9, the gate 9 adds the internally stored information from word 1 to the parallel-to-serial conversion circuit 13 in word units, and the parallel-to-serial conversion circuit 13 converts this into serial data. and supplies it to the monitoring station 1.

従つて、被監視局2から監視局1に送出される
応答情報は第1ワードの情報及び第2ワードから
第8ワードのうち監視情報に変化のあつたワード
の情報によつて構成されることになる。
Therefore, the response information sent from the monitored station 2 to the monitoring station 1 is composed of the information of the first word and the information of the word whose monitoring information has changed among the second to eighth words. become.

次に第6図は監視局1のデータ受信部のブロツ
ク図であり、データ受信部はシリアルパラレル変
換回路14、アドレスデコーダ15、チツプセレ
クト/エラー検出回路16及びワード1〜ワード
8に対応した記憶回路MEM1〜MEM8を具備
している。
Next, FIG. 6 is a block diagram of the data receiving section of the monitoring station 1. The data receiving section includes a serial-to-parallel conversion circuit 14, an address decoder 15, a chip select/error detection circuit 16, and memories corresponding to words 1 to 8. It is equipped with circuits MEM1 to MEM8.

入力端子INから加えられた応答情報はシリア
ルパラレル変換回路14でパラレル信号に変換さ
れ、ワードアドレスはアドレスライン600に、ワ
ード1の基本情報と識別符号及びワード2以下の
監視情報はデータライン700に乗せられる。
The response information applied from the input terminal IN is converted into a parallel signal by the serial-parallel conversion circuit 14, the word address is sent to the address line 600, and the basic information and identification code of word 1 and the monitoring information of words 2 and below are sent to the data line 700. I can ride it.

先ず、ワード1のワードアドレスがアドレスデ
コーダ15に加えられ、デコードされてチツプセ
レクト/エラー検出回路16に加えられる。これ
によつてチツプセレクト/エラー検出回路16は
チツプセレクト信号CSを出力し、記憶回路MEM
1が選択される。
First, the word address of word 1 is applied to address decoder 15, decoded and applied to chip select/error detection circuit 16. As a result, the chip select/error detection circuit 16 outputs the chip select signal CS, and the memory circuit MEM
1 is selected.

その結果データライン700上の基本情報及び識
別符号が記憶回路MEM1に記憶される。このう
ち識別符号はチツプセレクト/エラー検出回路1
6に与えられており、チツプセレクト/エラー検
出回路16はこの識別符号によりこれから受信さ
れるワードを知る。
As a result, the basic information and identification code on the data line 700 are stored in the storage circuit MEM1. Among these, the identification code is chip select/error detection circuit 1
6, and the chip select/error detection circuit 16 knows the word to be received from this identification code.

続いて、ワード2のワードアドレスがアドレス
デコーダ15に加えられ、デコードされてチツプ
セレクト/エラー検出回路16に加えられる。こ
れによつてチツプセレクトエラー検出回路16は
チツプセレクト信号CSを出力し、記憶回路MEM
2が選択される。
Subsequently, the word address of word 2 is applied to address decoder 15, decoded and applied to chip select/error detection circuit 16. As a result, the chip select error detection circuit 16 outputs the chip select signal CS, and the memory circuit MEM
2 is selected.

その結果、データライン700上のワード2の監
視情報が記憶回路MEM2に記憶される。以下同
様にしてワード4の監視情報が記憶回路MEM4
に、ワード5の監視情報が記憶回路MEM5に、
ワード7の監視情報が記憶回路MEM7に記憶さ
れる。
As a result, the monitoring information of word 2 on data line 700 is stored in storage circuit MEM2. Similarly, the monitoring information of word 4 is stored in memory circuit MEM4.
Then, the monitoring information of word 5 is stored in the memory circuit MEM5.
The monitoring information of word 7 is stored in the storage circuit MEM7.

又、この過程においてチツプセレクト/エラー
検出回路16は受信状態を監視しており、受信エ
ラーを発見するとエラー信号Eを出力する。即
ち、チツプセレクト/エラー検出回路16は記憶
回路1から加えられる識別符号により受信予定ワ
ードを知つているので、ワード2以後のアドレス
デコーダ15の出力を受信予定ワードと照合し、
受信予定ワードが送られてこなかつた場合、及び
受信予定のないワードが送られてきた場合エラー
信号Eを出力する。このエラー信号Eは図示せぬ
上位装置に加えられており、この上位装置はこの
エラー信号Eを受けつけると適宜エラー処理を行
なう。
Also, during this process, the chip select/error detection circuit 16 monitors the reception status and outputs an error signal E if a reception error is detected. That is, since the chip select/error detection circuit 16 knows the word to be received from the identification code added from the memory circuit 1, it compares the output of the address decoder 15 after word 2 with the word to be received,
If a word scheduled to be received is not sent, or if a word not scheduled to be received is sent, an error signal E is output. This error signal E is applied to a higher-level device (not shown), and when this higher-level device receives this error signal E, it performs appropriate error processing.

この様にして記憶回路MEM1〜MEM8に保
持された情報は上位装置に供給され、処理され
る。尚、ワード3・ワード6・及びワード8の監
視情報は被制御局2から送られてこないが、これ
は各記憶回路MEM2〜MEM8を第7図の様に
構成することで解決される。即ち、各記憶回路
MEM2〜MEM8にワード長×被制御局の個数
以上の容量を与えて、その領域を第7図の如く各
被制御局に割り当てる。そして各記憶回路MEM
2〜MEM8の担当するワードの監視情報がデー
タライン700から加えられると、交信中の被制御
局に割り当てられた記憶エリアの内容を更新す
る。そして上位装置に対しては各記憶回路MEM
2〜MEM8のデータ交信を行なつている被制御
局に割り当てられたエリアの内容を与える。
The information held in the memory circuits MEM1 to MEM8 in this manner is supplied to the host device and processed. Note that the monitoring information of words 3, 6, and 8 is not sent from the controlled station 2, but this can be solved by configuring each of the memory circuits MEM2 to MEM8 as shown in FIG. That is, each memory circuit
A capacity equal to or greater than the word length times the number of controlled stations is given to MEM2 to MEM8, and the area is allocated to each controlled station as shown in FIG. And each memory circuit MEM
When the monitoring information of the word assigned to MEM 2 to MEM 8 is added from the data line 700, the contents of the storage area allocated to the controlled station in communication are updated. And for the host device, each memory circuit MEM
The contents of the area assigned to the controlled stations performing data communication of MEM2 to MEM8 are given.

尚、上記においては、ワード1の末尾8ビツト
に附加される識別符号の各ビツトを応答情報を構
成するワードと一対一に対応させるとともに、そ
の各ビツトの論理レベルをワードの有無と対応さ
せる例を示したが、ワード1の末尾の附加される
識別符号を送信ワード数を示す数値符号と定義す
るとともに、監視局1のチツプセレクト/エラー
検出回路16は受信予定ワード数と現実の受信ワ
ード数とを比較する様にしてもよい。尚、この場
合は各被制御局の識別符号作成回路10はカウン
タによつて構成される。
In the above example, each bit of the identification code added to the last 8 bits of word 1 is made to correspond one-to-one with the word that constitutes the response information, and the logic level of each bit is made to correspond to the presence or absence of the word. However, the identification code added at the end of word 1 is defined as a numerical code indicating the number of transmitted words, and the chip select/error detection circuit 16 of monitoring station 1 determines the expected number of received words and the actual number of received words. It is also possible to compare. In this case, the identification code generating circuit 10 of each controlled station is constituted by a counter.

又、上記においては、各記憶回路MEM2〜
MEM8内に前回の交信において得られた監視情
報を保持しておく例につき説明したが、前回の交
信において得られた監視情報は上位装置の記憶エ
リアに保持しておいてもよい。尚、この場合は識
別符号を上位装置に供給する必要がある。
In addition, in the above, each memory circuit MEM2 to
Although an example has been described in which the monitoring information obtained in the previous communication is held in the MEM 8, the monitoring information obtained in the previous communication may be held in the storage area of the host device. In this case, it is necessary to supply the identification code to the host device.

さらに、実施例では監視情報が変化した場合に
その変化した監視情報のみを送出しているが、こ
の変化の生じた被監視局からはすべての監視情報
を送出するようにしてもよい。そうすれば、各被
監視局では送出すべき監視情報を所定順序に並べ
る機能を持たなくてもよく、構成の簡単化がはか
れる。またこの場合は、応答情報の構成を示す情
報は、監視情報のワードの有無に対応したものあ
るいはその個数等を表わすものとなる。
Further, in the embodiment, when the monitoring information changes, only the changed monitoring information is sent out, but all the monitoring information may be sent out from the monitored station where the change has occurred. In this way, each monitored station does not need to have a function of arranging the monitoring information to be sent in a predetermined order, and the configuration can be simplified. Further, in this case, the information indicating the structure of the response information corresponds to the presence or absence of words of the monitoring information, or represents the number thereof.

以上説明した様に、本発明によれば、監視情報
に変化の生じた被監視局のみ応答情報として応答
情報の構成を示す情報に加えて監視情報を送信す
ればよいので、ある監視局に呼出情報5が与えら
れた後、次の呼出情報が与えられるまでの時間が
極めて短縮される。そしてこの効果は監視項目が
多くかつ監視情報の変化が稀に生じるシステムに
おいて特に顕著なものとなる。
As explained above, according to the present invention, only the monitored station whose monitoring information has changed needs to transmit the monitoring information as response information in addition to the information indicating the structure of the response information. After the information 5 is given, the time until the next call information is given is extremely shortened. This effect is particularly noticeable in systems where there are many monitoring items and the monitoring information rarely changes.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般的なポーリング伝送方式のブロツ
ク図、第2図は従来の伝送方式のタイミング図、
第3図は本発明による伝送方式のタイミング図、
第4図は本発明に係る被制御局の送信部のブロツ
ク図、第5図は送信ワードの構成例を示す図、第
6図は本発明に係る制御局の受信部のブロツク
図、第7図は記憶回路のマツプ例を示す図、であ
る。 1……監視局、2,3,4……被監視局、5…
…呼出情報、6……応答情報、7……メモリ、8
……比較回路、9……ゲート、10……識別符号
作成回路、11……ゲート制御回路、12……エ
ンコーダ、13……パラレルシリアル変換回路、
14……シリアルパラレル変換回路、15……ア
ドレスデコーダ、16……チツプセレクト/エラ
ー検出回路、MEM1〜MEM8……記憶回路。
Figure 1 is a block diagram of a general polling transmission method, Figure 2 is a timing diagram of a conventional transmission method,
FIG. 3 is a timing diagram of the transmission method according to the present invention.
FIG. 4 is a block diagram of the transmitting section of the controlled station according to the present invention, FIG. 5 is a diagram showing an example of the configuration of a transmission word, FIG. 6 is a block diagram of the receiving section of the control station according to the present invention, and FIG. The figure is a diagram showing an example of a map of a memory circuit. 1... Monitoring station, 2, 3, 4... Monitored station, 5...
...Call information, 6...Response information, 7...Memory, 8
... Comparison circuit, 9 ... Gate, 10 ... Identification code creation circuit, 11 ... Gate control circuit, 12 ... Encoder, 13 ... Parallel-serial conversion circuit,
14... Serial-to-parallel conversion circuit, 15... Address decoder, 16... Chip select/error detection circuit, MEM1 to MEM8... Memory circuit.

Claims (1)

【特許請求の範囲】 1 監視局とこの監視局に接続された複数の被監
視局とからなり、前記監視局は前記各被監視局に
呼出情報を順次送出し、前記被監視局はこの呼出
情報を受け付けると応答情報を前記監視局に送出
するポーリング伝送方式において、 前記応答情報は複数項目の監視情報と、これら
各監視情報を各々送るか否かを示すことにより当
該応答情報の構成を示した構成情報とから成り、
前記各被監視局は、前回の送出分に対し変化のあ
る監視情報がある場合、少なくとも該変化のある
監視情報を含む応答情報をその構成情報とともに
送出することを特徴とするポーリング伝送方式。
[Claims] 1. Consisting of a monitoring station and a plurality of monitored stations connected to the monitoring station, the monitoring station sequentially sends calling information to each monitored station, and the monitored station receives the calling information. In a polling transmission method in which response information is sent to the monitoring station when information is received, the response information indicates the configuration of the response information by indicating multiple items of monitoring information and whether or not each of these pieces of monitoring information is to be sent. configuration information,
A polling transmission method characterized in that, when each monitored station has monitoring information that has changed from the previous transmission, it sends out response information that includes at least the changed monitoring information together with its configuration information.
JP14727081A 1981-09-18 1981-09-18 Polling transmission system Granted JPS5848593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14727081A JPS5848593A (en) 1981-09-18 1981-09-18 Polling transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14727081A JPS5848593A (en) 1981-09-18 1981-09-18 Polling transmission system

Publications (2)

Publication Number Publication Date
JPS5848593A JPS5848593A (en) 1983-03-22
JPH0254719B2 true JPH0254719B2 (en) 1990-11-22

Family

ID=15426413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14727081A Granted JPS5848593A (en) 1981-09-18 1981-09-18 Polling transmission system

Country Status (1)

Country Link
JP (1) JPS5848593A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079843A (en) * 1983-10-06 1985-05-07 Fuji Electric Co Ltd Transmission control system
JPS6239941A (en) * 1985-08-15 1987-02-20 Mitsubishi Heavy Ind Ltd Data-transmission method
JPS62231585A (en) * 1986-03-31 1987-10-12 Noritsu Co Ltd Data transmission method in remote control hot water supply device
ATE67356T1 (en) * 1986-04-11 1991-09-15 Siemens Ag MONITORING DEVICE FOR MONITORING THE OPERATIONAL STATUS OF TRANSMISSION EQUIPMENT FOR COMMUNICATIONS TRANSMISSION TECHNOLOGY.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348186A (en) * 1976-10-15 1978-05-01 Hitachi Ltd Information transmitting process in remote supervisory control system
JPS5417604A (en) * 1977-07-08 1979-02-09 Mitsubishi Electric Corp Information transmitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348186A (en) * 1976-10-15 1978-05-01 Hitachi Ltd Information transmitting process in remote supervisory control system
JPS5417604A (en) * 1977-07-08 1979-02-09 Mitsubishi Electric Corp Information transmitter

Also Published As

Publication number Publication date
JPS5848593A (en) 1983-03-22

Similar Documents

Publication Publication Date Title
US4173754A (en) Distributed control system
US4185272A (en) Distribution control system
US4870571A (en) Intercomputer communications based on message broadcasting with receiver selection
US4716410A (en) CATV data transmission method
CA1173928A (en) Channel interface circuit
JPS61126843A (en) Local area network
US4991123A (en) Alarm system
EP0184826A2 (en) Command processor, use as a switch controller, and a method of operating the same
US4313196A (en) Priority system with low speed request bus
JPS6190549A (en) Data transmitter with data communication network classification having tree constitution
US4701908A (en) Network system utilizing plural station addresses
KR950015105A (en) Method and apparatus for determining whether a data packet is addressed to a computer in a network
US4660031A (en) System for displaying alphanumeric messages
US5724343A (en) Device for communications between a plurality of functional modules installed in a local unit and an ARINC 629 type external bus
JPH0254719B2 (en)
JPS643413B2 (en)
EP0185093B1 (en) Data transfer equipment
CA1317676C (en) Address detection circuit using a memory
US5678056A (en) Method and apparatus for control of serial communication by changing address conditions during and after communication start up
JPS5868344A (en) Communication exchange circuit device with unit for transmitting coded signal
JPH0936859A (en) Monitoring information repeating method and device therefor
US3566360A (en) Control system for coordinating operation of a plurality of asynchronously operated peripheral data transmitting and receiving devices
JPS60247347A (en) Transmission system of measurement information
JPH05260564A (en) Centralized automatic metering device
JPS6165643A (en) Data transmission method