JPS6022775Y2 - battery charging device - Google Patents
battery charging deviceInfo
- Publication number
- JPS6022775Y2 JPS6022775Y2 JP1978039011U JP3901178U JPS6022775Y2 JP S6022775 Y2 JPS6022775 Y2 JP S6022775Y2 JP 1978039011 U JP1978039011 U JP 1978039011U JP 3901178 U JP3901178 U JP 3901178U JP S6022775 Y2 JPS6022775 Y2 JP S6022775Y2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- charging
- period
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- Y02E60/12—
Landscapes
- Secondary Cells (AREA)
Description
【考案の詳細な説明】 本考案は2個以上の電池を並列充電する装置に関する。[Detailed explanation of the idea] The present invention relates to a device for charging two or more batteries in parallel.
従来2個以上の電池と並列回路と充電電源との間に共通
スイッチ部を介挿したものがあるが、過充電を防止する
ために当初残存容量の大きい電池を基準にして電池充電
電圧を検出し前記共通スイッチ部を遮断状態にして充電
を停止するときには、残存容量の少ない電池は充分に充
電されない。Conventionally, a common switch is inserted between two or more batteries, a parallel circuit, and a charging power source, but in order to prevent overcharging, the battery charging voltage is detected based on the battery that initially has a large remaining capacity. However, when charging is stopped by turning off the common switch section, batteries with low remaining capacity are not sufficiently charged.
逆に残存容量の少ない電池を基準にして電池充電電圧を
検出するときには残存容量の大きい電池は過充電になる
。Conversely, when the battery charging voltage is detected based on a battery with a small remaining capacity, the battery with a large remaining capacity will be overcharged.
また充電電流が流入しているときの電池の充電電圧を検
出する場合には、その充電電流と電池の内部インピーダ
ンスによる電圧降下をも加味して検出することになり誤
検出となる。Furthermore, when detecting the charging voltage of the battery when a charging current is flowing in, the voltage drop due to the charging current and the internal impedance of the battery is also taken into consideration, resulting in erroneous detection.
本考案はかかる点に鑑み考案されたものにして以下本考
案の各実施例を図面に基いて説明する。The present invention has been devised in view of these points, and each embodiment of the present invention will be described below with reference to the drawings.
まず第1の実施例を説明するに、第1図において充電電
源1に対し2個の電池2,3を並列接続すると共に各電
池と直列に夫々半導体スイッチ素子としてのゲートター
ンオフ型シリコン制御整流器(以下SCRという)4,
5を接続して各充電路を形成する。First, to explain the first embodiment, in FIG. 1, two batteries 2 and 3 are connected in parallel to a charging power source 1, and gate turn-off type silicon controlled rectifiers are connected in series with each battery as semiconductor switch elements ( (hereinafter referred to as SCR) 4,
5 to form each charging path.
6はパルス発生回路にして各SCRのオン期間及びオフ
期間形成用の繰返しパルス信号を各SCRに応じて位相
をずらして発生するものである。Reference numeral 6 denotes a pulse generating circuit which generates a repetitive pulse signal for forming an on period and an off period of each SCR by shifting the phase according to each SCR.
このパルス発生回路6はパルス発生器7及びカウンター
8よりなり、第2図に示すようにパルス発生器7からの
パルスa1に対しカウンター8の出力はbとCの如くな
り、この出力Cに着目するとその出力Cの立上り信号d
1が5CR4のターンオン信号となり、出力Cの立下り
信号らがターンオン信号となる。This pulse generating circuit 6 consists of a pulse generator 7 and a counter 8. As shown in FIG. 2, the outputs of the counter 8 are as shown in b and C in response to the pulse a1 from the pulse generator 7. Focusing on this output C, Then, the rising signal d of the output C
1 becomes the turn-on signal of 5CR4, and the falling signal of the output C becomes the turn-on signal.
従って一方のSCR4は同図中期間T1がオン期間、T
2がオフ期間となり、他方の5CR5はT1がオフ期間
、T2がオン期間になる。Therefore, for one SCR4, period T1 in the figure is an on period, and T
2 is an off period, and for the other 5CR5, T1 is an off period and T2 is an on period.
このオン期間により夫々電池2,3が充電される。The batteries 2 and 3 are charged during this on period.
次に9は検出制御回路にして、各SCRのオフ期間にお
ける所定の電池充電電圧を検出すると共に該検出出力に
より個別に各SCRをオフに維持するものであり、マル
チプレクサ10、検出回路11及びデマルチプレクサ1
2よりなる。Next, 9 is a detection control circuit which detects a predetermined battery charging voltage during the OFF period of each SCR and individually maintains each SCR OFF using the detection output. Multiplexer 1
Consists of 2.
而して−f3cR4,5のオン期間T1又はT2により
、このSCRが導通し電池2又は3を充電する。Then, during the ON period T1 or T2 of -f3cR4,5, this SCR becomes conductive and charges the battery 2 or 3.
従って電池2,3は徐々に充電されていく。電池2はカ
ウンター出力Cの期間T1中充電されるが、その立下り
信号らによりSCR4がターンオフする。Therefore, batteries 2 and 3 are gradually charged. The battery 2 is charged during the period T1 of the counter output C, but the falling signal turns off the SCR 4.
従って期間T2は充電停止期間となり、電池2の充電電
圧はマルチプレクサ10を通して検出回路11で所定の
基準電圧と比較され、その充電電圧が未だ所定電圧に達
していないときには、マルチプレクサ10と同期するデ
マルチプレクサ12を介しての検出出力は第2団、の如
く出力がなく、次の立上り信号d1により再びSCR4
がターンオンして電池2を充電する。Therefore, the period T2 becomes a charging stop period, and the charging voltage of the battery 2 is compared with a predetermined reference voltage in the detection circuit 11 through the multiplexer 10, and when the charging voltage has not yet reached the predetermined voltage, a demultiplexer synchronized with the multiplexer 10 is used. There is no detection output through 12 as in the second group, and the next rising signal d1 causes SCR4 to be output again.
turns on and charges battery 2.
これに対し5CR4のオフ時の電池2の充電電圧が所定
電圧以上であるときには、デマルチプレクサ12からの
検出回路11の出力は第2図e2の如く表われ、以後の
立上り信号d□を側路腰5CR4のターンオンを阻止し
、このSCRをオフ状態に維持する。On the other hand, when the charging voltage of the battery 2 when 5CR4 is off is higher than the predetermined voltage, the output of the detection circuit 11 from the demultiplexer 12 appears as shown in e2 of FIG. 2, and the subsequent rising signal d□ is bypassed. This prevents the hip 5CR4 from turning on and maintains this SCR in the off state.
他方の電池3も同様にSCR5のオフ時のその充電電圧
が所定電圧以上であるとき、以後の充電が停止される。Similarly, when the charging voltage of the other battery 3 when the SCR 5 is off is equal to or higher than a predetermined voltage, further charging is stopped.
第3図は第2の実施例を不味第1実施例との相違点につ
いて説明すると、各電池2,3に直列接続される半導体
スイッチ素子としてのトランジスタ13,14が用いら
れている。FIG. 3 shows the second embodiment.The difference from the first embodiment will be explained in that transistors 13 and 14 are used as semiconductor switch elements connected in series to each battery 2 and 3.
またパルス発生回路6はパルス発生器7、カウンター8
及びオア回路15,16とからなり、第4図に示すよう
にパルス発生器7からのパルスa2に対し、一対のカウ
ンター出力す、 cが得られ、信号a2とbを入力と
するオア回路15の出力はfとなり、一方のトランジス
タ13のベースに印加される。Further, the pulse generation circuit 6 includes a pulse generator 7 and a counter 8.
As shown in FIG. 4, in response to pulse a2 from pulse generator 7, a pair of counter outputs (i) and (c) are obtained, and the OR circuit 15 receives signals a2 and b as inputs. The output becomes f, which is applied to the base of one transistor 13.
同様に信号a2をCを入力とするオア回路16の出力は
gとなり他方のトランジスタ14のベースに印加すれる
。Similarly, the output of the OR circuit 16 which inputs the signal a2 and C becomes g, which is applied to the base of the other transistor 14.
両トランジスタ13.14のオン期間及びオフ期間は夫
々繰返しパルス信号となる出力f。The output f becomes a repetitive pulse signal during the on period and off period of both transistors 13 and 14, respectively.
gにより定まるため、位相がずれたものとなる。Since it is determined by g, the phase is shifted.
さらに検出制御回路9は前記出力f9gがインバータ1
7.18を介して印加されるゲート回路19.20と、
このゲート回路を介して電池2,3の各充電電圧が印加
されて所定の基準電圧と比較する検出回路11A、11
Bと、この検出回路の出力により反転し前記出力L g
のトランジスタ13.14のベースへの印加を阻止する
フリップフロップ21.22とから構成される。Furthermore, the detection control circuit 9 detects that the output f9g is connected to the inverter 1.
a gate circuit 19.20 applied via 7.18;
Detection circuits 11A and 11 to which charging voltages of the batteries 2 and 3 are applied via this gate circuit and compared with a predetermined reference voltage.
B and the output of this detection circuit is inverted and the output L g
The flip-flops 21 and 22 block the voltage from being applied to the bases of the transistors 13 and 14.
以上の構成において、各出力L gに基ずき各電池2,
3が充電される。In the above configuration, each battery 2,
3 is charged.
一方の出力fのオフ期間T3はインバータ17によりゲ
ート回路19が開いて、電池2の充電電圧が検出回路1
1Aに印加され、その充電電圧や所定電圧に達してない
ときにはフリップフロップ21を反転するに至らず、そ
のオフ期間「3経過後再び電池2は充電される。During the off period T3 of one output f, the gate circuit 19 is opened by the inverter 17, and the charging voltage of the battery 2 is detected by the detection circuit 1.
1A, and when the charging voltage or predetermined voltage has not been reached, the flip-flop 21 is not inverted, and the battery 2 is charged again after the off period "3" has elapsed.
これに対し、オフ期間T3の電池充電電圧が所定電圧以
上に達していると、フリップフロップ21が反転する。On the other hand, when the battery charging voltage during the off period T3 reaches a predetermined voltage or higher, the flip-flop 21 is inverted.
このため、オフ期間T3の経過後は出量fがフリップフ
ロップ21を通じて側路してトランジスタ13が導通す
ることがない。Therefore, after the off period T3 has elapsed, the output amount f will not bypass through the flip-flop 21 and the transistor 13 will not become conductive.
従ってトランジスタ13はオフ状態に維持され、電池2
の充電は停止される。Therefore, transistor 13 is maintained in an off state, and battery 2
Charging will be stopped.
他の電池3も同様にトランジスタ14のオフ時の充電電
圧が所定電圧以上であるとき以後の充電が停止される。Similarly, when the charging voltage of the transistor 14 when the transistor 14 is off is equal to or higher than a predetermined voltage, charging of the other batteries 3 is stopped thereafter.
第5図は第3の実施例を不味第2の実施例の変形であっ
て、その相違点は検出制御回路9にアント回路23.2
4を設けると共に共通の検出回路11とし、且つフリッ
プフロップ21.22に代ってラッチ回路25を設けた
ことである。FIG. 5 shows a modification of the second embodiment, which differs from the detection control circuit 9 in the ant circuit 23.
4 and a common detection circuit 11, and a latch circuit 25 is provided in place of the flip-flops 21 and 22.
第6図に示すように、パルス発生器7からのパルスa2
に対し、一対のカウンター出力す、 cが得られ、信
号a2.bを入力とするオア回路15の出力はfとなり
、この出力fとラッチ回路25の一方の出力りはアンド
回路23の入力となり、その出力iがトランジスタ13
に印加される。As shown in FIG. 6, the pulse a2 from the pulse generator 7
, a pair of counter outputs s and c are obtained, and the signals a2 . The output of the OR circuit 15 with input b becomes f, and this output f and one output of the latch circuit 25 become the inputs of the AND circuit 23, and its output i becomes the output of the transistor 13.
is applied to
同様に信号a2.cを入力とするオア回路16の出力は
gとなり、この出力gとラッチ回路25の他方の出力j
はアンド回路24の入力となり、その出力kがトランジ
スタ14に印加される。Similarly, signal a2. The output of the OR circuit 16 inputting c is g, and this output g and the other output j of the latch circuit 25
becomes an input of the AND circuit 24, and its output k is applied to the transistor 14.
従って時刻t1にトランジスタ13がオフになると、第
2の実施例と同様に電池2の充電電圧がゲート回路19
を通して検出回路11に印加され、所定の基準電圧と比
較され、電池充電電圧をその所定基準電圧に達していな
いときにはラッチ出力りに変化はなく、アンド出力iが
°1゛になる時点t2で再び電池2が充電される。Therefore, when the transistor 13 is turned off at time t1, the charging voltage of the battery 2 is changed to the gate circuit 19 as in the second embodiment.
is applied to the detection circuit 11 through the battery charge voltage and compared with a predetermined reference voltage, and when the battery charging voltage has not reached the predetermined reference voltage, there is no change in the latch output, and at time t2 when the AND output i reaches 1 Battery 2 is charged.
次にトランジスタ13がオフになるときたとえはちの電
池充電電圧が前記所定基準電圧以上であると、アンド出
力iにてラッチされ、ラッチ出力りは“1゛から“O“
に切換わり、以後アンド出力iを0゛に維持する。Next, when the transistor 13 is turned off, if the battery charging voltage is higher than the predetermined reference voltage, it is latched at the AND output i, and the latch output changes from "1" to "O".
After that, the AND output i is maintained at 0.
従ってトランジスタ13を、オフに維持し、電池2の充
電を停止する。Therefore, transistor 13 is kept off and charging of battery 2 is stopped.
他の電池3も同様にしてトランジスタ14のオフ時の充
電電圧が所定基準電圧以上であるとき以後の充電が停止
される。Similarly, when the charging voltage of the transistor 14 when the transistor 14 is off is equal to or higher than the predetermined reference voltage, charging of the other batteries 3 is stopped thereafter.
以上であるとき以後の充電が停止される。When this is the case, further charging is stopped.
尚各実施例においては説明を簡単にするために、2個の
電池を充電電源に対し並列接続した場合について述べた
が、並列接続される電池の数を2個以上にすることがで
きることは明らかである。In each embodiment, in order to simplify the explanation, a case has been described in which two batteries are connected in parallel to a charging power source, but it is clear that the number of batteries connected in parallel can be two or more. It is.
以上の如く本考案の構成によれば、充電電源に対し並列
接続される複数個の電池を個別に所定の充電電圧に充電
することができるので、前記各電池に共通の半導体スイ
ッチ素子を設ける従来装置の如く、一部の電池が過充電
あるいは充電不足になる欠点を除くことができる。As described above, according to the configuration of the present invention, a plurality of batteries connected in parallel to a charging power source can be individually charged to a predetermined charging voltage. This eliminates the drawback that some batteries may be overcharged or undercharged, such as in a device.
また各電池に対して夫々直列接続される半導体スイッチ
素子のオン期間及びオフ期間形成用の繰返しパルス信号
を各スイッチ素子に対して172周期の時間間隔をおい
て交互に発生するパルス発生回路を設けると共に前記ス
イッチ素子のうちのオフ状態にあるスイッチ素子に接続
された電池の充電電圧を検出すると共にその検出電圧が
所定電圧以上であるとき前記オフ状態にあるスイッチ素
子をオフ状態のまま維持する検出制御回路を設けたから
、各電池の充電状態を時期をずらして検出することがで
き、その充電状態の検出回路部を個別に設けてもよいが
一個で共通化するときは構成簡単且安価なものになり、
又前記オフ期間即ち電池の非充電時における電池充電電
圧を検出するため、電池の内部インピーダンスによる電
圧時下等を除いた正しい電池充電電圧を検出することが
できる等優れた効果を有する。Further, a pulse generating circuit is provided which alternately generates a repetitive pulse signal for forming the on period and off period of the semiconductor switch elements connected in series to each battery at a time interval of 172 cycles to each switch element. and detecting a charging voltage of a battery connected to one of the switch elements that is in an off state, and when the detected voltage is equal to or higher than a predetermined voltage, the switch element that is in an off state is maintained in an off state. Since the control circuit is provided, the state of charge of each battery can be detected at different times, and although the detection circuit section for the state of charge may be provided separately, the configuration is simple and inexpensive if one unit is used in common. become,
Furthermore, since the battery charging voltage is detected during the off period, that is, when the battery is not being charged, it has excellent effects such as being able to detect the correct battery charging voltage excluding the voltage drop caused by the internal impedance of the battery.
第1図、第3図及び第5図は本考案による充電装置の異
なる実施例を示す電気回路図、第2図、第4図及び第6
図は各実施例における波形説明図等・である。
1・・・・・・充電電源、2,3・・・・・・電池、4
. 5. 13.14・・・・・・半導体スイッチ素子
、6・・・・・・パルス発生回路、9・・・・・・検出
制御回路。1, 3 and 5 are electrical circuit diagrams showing different embodiments of the charging device according to the present invention, and FIGS. 2, 4 and 6
The figures are waveform explanatory diagrams etc. in each example. 1... Charging power source, 2, 3... Battery, 4
.. 5. 13.14...Semiconductor switch element, 6...Pulse generation circuit, 9...Detection control circuit.
Claims (1)
1個の電池よりなる電池群と、各電池群に対して夫々直
列接続される半導体スイッチ素子と、前記各スイッチ素
子のオン期間及びオフ期間形成用の繰返しパルス信号を
各スイッチ素子に対して172周機の時間間隔をおいて
交互に発生するパルス発生回路と、前記スイッチ素子の
うちのオフ状態にあるスイッチ素子に接続された電池の
充電電圧を検出すると共にその検出電圧が所定電圧以上
であるとき前記オフ状態にあるスイッチ素子をオフ状態
のまま維持する検出制御回路とよりなる電池の充電装置
。A battery group consisting of a pair of at least one battery connected in parallel to each other to a charging power source, a semiconductor switch element connected in series to each battery group, and for forming an on period and an off period of each of the switch elements. A pulse generation circuit that alternately generates a repetitive pulse signal of 1 to each switch element at a time interval of 172 cycles, and a charging voltage of a battery connected to one of the switch elements that is in an OFF state. A battery charging device comprising a detection control circuit that detects and maintains the off-state switch element in the off-state when the detected voltage is equal to or higher than a predetermined voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978039011U JPS6022775Y2 (en) | 1978-03-24 | 1978-03-24 | battery charging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978039011U JPS6022775Y2 (en) | 1978-03-24 | 1978-03-24 | battery charging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54141343U JPS54141343U (en) | 1979-10-01 |
JPS6022775Y2 true JPS6022775Y2 (en) | 1985-07-06 |
Family
ID=28905042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1978039011U Expired JPS6022775Y2 (en) | 1978-03-24 | 1978-03-24 | battery charging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6022775Y2 (en) |
-
1978
- 1978-03-24 JP JP1978039011U patent/JPS6022775Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54141343U (en) | 1979-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6344959B1 (en) | Method for sensing the output voltage of a charge pump circuit without applying a load to the output stage | |
JPH0511876A (en) | Digital circuit device | |
KR970031145A (en) | RECHARGEABLE BATTERY APPARATUS | |
JP4472820B2 (en) | Battery voltage detection device and detection method | |
JPS6022775Y2 (en) | battery charging device | |
US3922588A (en) | Drive arrangement for switching clocks | |
JPH02146815A (en) | Input circuit for semiconductor integrated circuit | |
US4178585A (en) | Analog-to-digital converter | |
JPH049680A (en) | Lsi including dc testing circuit | |
US4319226A (en) | Signal converter utilizing two clock signals | |
JPS5844412Y2 (en) | power on device | |
CN117233650B (en) | Short circuit detection method and charging system | |
SU1591136A2 (en) | Device for charging storage battery | |
US4204267A (en) | Digital control device for d.c. thyristor-pulse converter | |
SU409230A1 (en) | DEVICE FOR CONTROLLING DIGITAL DEVICES OF POSITIVE EQUALIZATION | |
SU980187A1 (en) | Delay device | |
SU951489A1 (en) | Device for automatic switching of rechargeable batteries under test | |
SU1660134A1 (en) | Multiphase multivibrator | |
SU1046918A1 (en) | Pulse generator | |
SU650154A1 (en) | Arrangement for checking the state of converter thyristors | |
SU1061223A1 (en) | Pulse distributor for one-channel system for converter control | |
SU748665A1 (en) | Device for dc supply of load | |
RU1791940C (en) | Device for control of two-cycle direct-to-alternating voltage converter | |
SU634374A1 (en) | Analogue storage | |
SU1317561A1 (en) | Device for charging storage battery |