JPS60214628A - クロツク信号発生回路 - Google Patents
クロツク信号発生回路Info
- Publication number
- JPS60214628A JPS60214628A JP59071663A JP7166384A JPS60214628A JP S60214628 A JPS60214628 A JP S60214628A JP 59071663 A JP59071663 A JP 59071663A JP 7166384 A JP7166384 A JP 7166384A JP S60214628 A JPS60214628 A JP S60214628A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- capacitor
- clock signal
- potential
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、あらかじめ設定された周期にてパルスを発生
する回路に関する。
する回路に関する。
一般に、長い周期にてパルスを発生する装置やフリツカ
ー装置は、夜間飛行をする航空機、工事現場、信号機、
夜の繁華街で規則正しく点滅をくり返すネオンサイン、
踊り場で視覚に刺激を与えるためのストロボ装置、自動
車の方向指示器など多くの分野で利用されている。
ー装置は、夜間飛行をする航空機、工事現場、信号機、
夜の繁華街で規則正しく点滅をくり返すネオンサイン、
踊り場で視覚に刺激を与えるためのストロボ装置、自動
車の方向指示器など多くの分野で利用されている。
従来、あらかじめ設定された長い周期にてパルスを発生
する回路または装置として、発振回路と分周回路を組み
合わせたもの、緩動・緩復継電器の接点の開閉の遅れを
利用するもの、リレーとコンデンサと抵抗を用いたフリ
ツカー装置などがあるが、いずれも長周期を有するもの
は回路が複雑になり、装置が大型化する傾向がある。
する回路または装置として、発振回路と分周回路を組み
合わせたもの、緩動・緩復継電器の接点の開閉の遅れを
利用するもの、リレーとコンデンサと抵抗を用いたフリ
ツカー装置などがあるが、いずれも長周期を有するもの
は回路が複雑になり、装置が大型化する傾向がある。
本発明は上記問題にかんがみて為されたものであり、簡
単な構成でアナログ方式を用い、長い周期のクロツク信
号を発生することのできる回路を提供しようとするもの
である。
単な構成でアナログ方式を用い、長い周期のクロツク信
号を発生することのできる回路を提供しようとするもの
である。
以下本発明の構成を図面に従つて詳術する。
第１図は、本発明のクロツク信号発生回路の基本となる
回路であつて、本発明のクロツク信号発生回路はこの回
路を利用したものである。同図において、（１）はＰチ
ヤネル接合型ＦＥＴ、（２）はＮチヤネル接合型ＦＥＴ
、Ｅはプラス電源である。スイツチ（３）を閉じれば、
抵抗（４）を通してコンデンサ（５）へ充電が開始され
る。充電開始時ＦＥＴ（１）のソースおよびドレインは
抵抗（６）と抵抗（７）とによつて分圧された電位にあ
るため該ＦＥＴ（１）のゲート電位は該ＦＥＴ（１）の
ソース電位よりも充分低く、該ＦＥＴ（１）のソースと
ドレイン間の内部インピーダンスは小さい。このときＦ
ＥＴ（２）においてはゲート電位がソース電位よりも充
分高いため該ＦＥＴ（２）の内部インピーダンスは小さ
い。時間の経過に伴ないコンデンサ（５）に電荷が積さ
れ、ＦＥＴ（２）のソース電位は上昇する。該ＦＥＴ（
２）のソース電位がＦＥＴ（１）のドレイン電位すなわ
ちＦＥＴ（２）のゲート電位に達すると該ＦＥＴ（２）
の内部インピーダンスは上昇を始める。該ＦＥＴ（２）
の内部インピーダンスが上昇を始めれば、該ＦＥＴ（２
）のドレイン電位すなわちＦＥＴ（１）のゲート電位が
上昇して該ＦＥＴ（１）の内部インピーダンスは上昇し
、該ＦＥＴ（１）のドレイン電位は降下する。従つて、
ＦＥＴ（２）には更に強い電界が加わることになり該Ｆ
ＥＴ（２）の内部インピーダンスは更に上昇する。この
ように、第１図に示された回路は、スイツチ（３）を閉
じた後所望の時間が経過すると前記ＦＥＴ（１）とＦＥ
Ｔ（２）は互いに内部インピーダンスを上昇させるよう
に動作して、ＦＥＴ（１）およびＦＥＴ（２）は速やか
にＯＦＦ状態となり、このときＦＥＴ（１）のソース側
からは急峻に立上る信号を、該ＦＥＴ（１）のドレイン
側からは急峻に立下る信号を得ることができる。ＦＥＴ
（２）のドレイン側から出力を得る場合には高入力イン
ピーダンス素子を介する方が良い。ダイオード（８）は
ＦＥＴ（１）のゲートから流れる電流を阻止するための
ものであり、ダイオード（９）はＦＥＴ（２）のゲート
へ流れる電流を阻止するためのものである。
回路であつて、本発明のクロツク信号発生回路はこの回
路を利用したものである。同図において、（１）はＰチ
ヤネル接合型ＦＥＴ、（２）はＮチヤネル接合型ＦＥＴ
、Ｅはプラス電源である。スイツチ（３）を閉じれば、
抵抗（４）を通してコンデンサ（５）へ充電が開始され
る。充電開始時ＦＥＴ（１）のソースおよびドレインは
抵抗（６）と抵抗（７）とによつて分圧された電位にあ
るため該ＦＥＴ（１）のゲート電位は該ＦＥＴ（１）の
ソース電位よりも充分低く、該ＦＥＴ（１）のソースと
ドレイン間の内部インピーダンスは小さい。このときＦ
ＥＴ（２）においてはゲート電位がソース電位よりも充
分高いため該ＦＥＴ（２）の内部インピーダンスは小さ
い。時間の経過に伴ないコンデンサ（５）に電荷が積さ
れ、ＦＥＴ（２）のソース電位は上昇する。該ＦＥＴ（
２）のソース電位がＦＥＴ（１）のドレイン電位すなわ
ちＦＥＴ（２）のゲート電位に達すると該ＦＥＴ（２）
の内部インピーダンスは上昇を始める。該ＦＥＴ（２）
の内部インピーダンスが上昇を始めれば、該ＦＥＴ（２
）のドレイン電位すなわちＦＥＴ（１）のゲート電位が
上昇して該ＦＥＴ（１）の内部インピーダンスは上昇し
、該ＦＥＴ（１）のドレイン電位は降下する。従つて、
ＦＥＴ（２）には更に強い電界が加わることになり該Ｆ
ＥＴ（２）の内部インピーダンスは更に上昇する。この
ように、第１図に示された回路は、スイツチ（３）を閉
じた後所望の時間が経過すると前記ＦＥＴ（１）とＦＥ
Ｔ（２）は互いに内部インピーダンスを上昇させるよう
に動作して、ＦＥＴ（１）およびＦＥＴ（２）は速やか
にＯＦＦ状態となり、このときＦＥＴ（１）のソース側
からは急峻に立上る信号を、該ＦＥＴ（１）のドレイン
側からは急峻に立下る信号を得ることができる。ＦＥＴ
（２）のドレイン側から出力を得る場合には高入力イン
ピーダンス素子を介する方が良い。ダイオード（８）は
ＦＥＴ（１）のゲートから流れる電流を阻止するための
ものであり、ダイオード（９）はＦＥＴ（２）のゲート
へ流れる電流を阻止するためのものである。
本発明のクロツク信号発生回路は、第１図に示された回
路を利用したものである。
路を利用したものである。
第２図は、本発明のクロツク信号発生回路の一実施例で
ある。本実施例は第１図に示した回路に抵抗（１０）を
付加したものである。第２図において、スイツチ（１１
）を閉じた後抵抗（１２）を通してコンデンサ（１３）
が所望の電位まで充電されるとＦＥＴ（１４）およびＦ
ＥＴ（１５）はＯＦＦ状態となつてコンデンサ（１３）
はほとんど充電されなくなり、該コンデンサ（１３）は
抵抗（１０）を通して放電を開始する。このとき、ＦＥ
Ｔ（１５）のドレイン電位すなわちＦＥＴ（１４）のゲ
ート電位は０Ｖであるためコンデンサ（１３）の電位が
数Ｖあるいは１Ｖ以下になるまでＦＥＴ（１４）のピン
チオフ状態は続く。コンデンサ（１３）が放電されてＦ
ＥＴ（１４）の内部インピーダンスが低下し始めるとＦ
ＥＴ（１４）とＦＥＴ（１５）は互いに内部インピーダ
ンスを低下させるように動作するため、ＦＥＴ（１４）
とＦＥＴ（１５）は速やかにＯＮ状態となつて再びコン
デンサ（１３）への充電が開始される。本実施例のクロ
ツク信号発生回路はスイツチ（１１）を閉じると以上の
ような動作をくり返し、出力にクロツク信号を得ること
ができる。
ある。本実施例は第１図に示した回路に抵抗（１０）を
付加したものである。第２図において、スイツチ（１１
）を閉じた後抵抗（１２）を通してコンデンサ（１３）
が所望の電位まで充電されるとＦＥＴ（１４）およびＦ
ＥＴ（１５）はＯＦＦ状態となつてコンデンサ（１３）
はほとんど充電されなくなり、該コンデンサ（１３）は
抵抗（１０）を通して放電を開始する。このとき、ＦＥ
Ｔ（１５）のドレイン電位すなわちＦＥＴ（１４）のゲ
ート電位は０Ｖであるためコンデンサ（１３）の電位が
数Ｖあるいは１Ｖ以下になるまでＦＥＴ（１４）のピン
チオフ状態は続く。コンデンサ（１３）が放電されてＦ
ＥＴ（１４）の内部インピーダンスが低下し始めるとＦ
ＥＴ（１４）とＦＥＴ（１５）は互いに内部インピーダ
ンスを低下させるように動作するため、ＦＥＴ（１４）
とＦＥＴ（１５）は速やかにＯＮ状態となつて再びコン
デンサ（１３）への充電が開始される。本実施例のクロ
ツク信号発生回路はスイツチ（１１）を閉じると以上の
ような動作をくり返し、出力にクロツク信号を得ること
ができる。
本実施例において、抵抗（１２）または抵抗（１０）の
抵抗値を変えることによつて出力の周期とパルス長を任
意に可変できるが、抵抗（１２）Ｒ１に対する抵抗（１
０）Ｒ２の比が抵抗（１６）Ｒ３に対する抵抗（１７）
Ｒ４の比よりも小さくなければＦＥＴ（１４）はＯＦＦ
にならないのに注意しておく必要がある。すなわち第２
図図面において、Ｒ１／Ｒ２＜Ｒ３／Ｒ４の条件をみた
さなければならない。また、抵抗（１２）の抵抗値Ｒ１
をあまり小さくするとスイツチ（１１）を閉じたときＦ
ＥＴ（１４）に流れる電流が大きくなつて該ＦＥＴ（１
４）を破損する恐れがあるので注意を要する。また、抵
抗Ｒ３（１６）とＲ４（１７）の比を変えることによつ
て出力として得られるクロツク信号の周期を可変できる
。
抵抗値を変えることによつて出力の周期とパルス長を任
意に可変できるが、抵抗（１２）Ｒ１に対する抵抗（１
０）Ｒ２の比が抵抗（１６）Ｒ３に対する抵抗（１７）
Ｒ４の比よりも小さくなければＦＥＴ（１４）はＯＦＦ
にならないのに注意しておく必要がある。すなわち第２
図図面において、Ｒ１／Ｒ２＜Ｒ３／Ｒ４の条件をみた
さなければならない。また、抵抗（１２）の抵抗値Ｒ１
をあまり小さくするとスイツチ（１１）を閉じたときＦ
ＥＴ（１４）に流れる電流が大きくなつて該ＦＥＴ（１
４）を破損する恐れがあるので注意を要する。また、抵
抗Ｒ３（１６）とＲ４（１７）の比を変えることによつ
て出力として得られるクロツク信号の周期を可変できる
。
第３図は、本発明のクロツク信号発生回路の他の実施例
である。本実施例は第１図の回路に抵抗（１８）を付加
したものである。第３図において、スイツチ（１９）を
閉じた後抵抗（２０）を通してコンデンサ（２１）が所
望の電位まで充電されると、ＦＥＴ（２２）およびＦＥ
Ｔ（２３）はＯＦＦ状態となり、コンデンサ（２１）は
抵抗（１８）および抵抗（２４）を通して放電を始める
。本実施例のクロツク信号発生回路も第２図に示したも
のと同様の動作をする。
である。本実施例は第１図の回路に抵抗（１８）を付加
したものである。第３図において、スイツチ（１９）を
閉じた後抵抗（２０）を通してコンデンサ（２１）が所
望の電位まで充電されると、ＦＥＴ（２２）およびＦＥ
Ｔ（２３）はＯＦＦ状態となり、コンデンサ（２１）は
抵抗（１８）および抵抗（２４）を通して放電を始める
。本実施例のクロツク信号発生回路も第２図に示したも
のと同様の動作をする。
第４図に、本発明のクロツク信号発生回路を自動点滅装
置に用いた一実施態様例を示しておく。同図において、
ＦＥＴ（２５）およびＦＥＴ（２６）がＯＮ状態のとき
にはＬＥＤ（２７）は消灯し、ＬＥＤ（２８）は点灯し
ている。
置に用いた一実施態様例を示しておく。同図において、
ＦＥＴ（２５）およびＦＥＴ（２６）がＯＮ状態のとき
にはＬＥＤ（２７）は消灯し、ＬＥＤ（２８）は点灯し
ている。
前記ＦＥＴ（２５）およびＦＥＴ（２６）がＯＦＦ状態
のときにはＬＥＤ（２７）は点灯し、ＬＥＤ（２８）は
消灯している。すなわち第４図に示した自動点滅装置は
ＦＥＴ（２５）およびＦＥＴ（２６）がＯＮ・ＯＦＦを
くり返すので、ＬＥＤ（２８）とＬＥＤ（２７）は交互
に点灯または消灯するのである。第４図において、ツエ
ナーダイオード（２９）はＦＥＴ（２５）およびＦＥＴ
（２６）のＯＮ時のスレシホールドレベルを定めるもの
であり、抵抗（３０）はＦＥＴ（２５）がＯＮ時該ＦＥ
Ｔ（２５）のドレイン電位の降下をＦＥＴ（２６）のゲ
ートへ速やかに伝えて動作を確実にするためＦＥＴ（２
６）のゲートをプルダウンしておくためのものである。
のときにはＬＥＤ（２７）は点灯し、ＬＥＤ（２８）は
消灯している。すなわち第４図に示した自動点滅装置は
ＦＥＴ（２５）およびＦＥＴ（２６）がＯＮ・ＯＦＦを
くり返すので、ＬＥＤ（２８）とＬＥＤ（２７）は交互
に点灯または消灯するのである。第４図において、ツエ
ナーダイオード（２９）はＦＥＴ（２５）およびＦＥＴ
（２６）のＯＮ時のスレシホールドレベルを定めるもの
であり、抵抗（３０）はＦＥＴ（２５）がＯＮ時該ＦＥ
Ｔ（２５）のドレイン電位の降下をＦＥＴ（２６）のゲ
ートへ速やかに伝えて動作を確実にするためＦＥＴ（２
６）のゲートをプルダウンしておくためのものである。
第５図は第４図に示したものと同様の動作をする本発明
のクロツク信号発生回路を用いた自動点滅装置の他の実
施態様例である。
のクロツク信号発生回路を用いた自動点滅装置の他の実
施態様例である。
第６図は第５図に示した本発明のクロツク信号発生回路
を用いた自動点滅装置の実施態様例と同様の動作をする
他の実施態様例である。第６図において、抵抗（３３）
と抵抗（３４）によつて電源電圧が分圧されてＦＥＴ（
３５）のゲートに加わつており、該ＦＥＴ（３５）のソ
ース電位が該ＦＥＴ（３５）のゲート電位よりも降下す
ると該ＦＥＴ（３５）はＯＮ状態となる。ＦＥＴ（３６
）についてもＦＥＴ（３５）と同様のことが言える。
を用いた自動点滅装置の実施態様例と同様の動作をする
他の実施態様例である。第６図において、抵抗（３３）
と抵抗（３４）によつて電源電圧が分圧されてＦＥＴ（
３５）のゲートに加わつており、該ＦＥＴ（３５）のソ
ース電位が該ＦＥＴ（３５）のゲート電位よりも降下す
ると該ＦＥＴ（３５）はＯＮ状態となる。ＦＥＴ（３６
）についてもＦＥＴ（３５）と同様のことが言える。
従つて本実施態様例においては電源電圧の変動に対する
出力の周期およびパルス長の変動は少ない。なお、以上
詳術した本発明のクロツク信号発生回路の実施例および
実施態様例に使用したコンデンサ例えば第２図における
コンデンサ（１３）を同図においてＦＥＴ（１４）およ
び抵抗（１２）と並列に接続しても同じ効果を得ること
ができることは言うまでもない。この実施例を第７図に
示しておく。
出力の周期およびパルス長の変動は少ない。なお、以上
詳術した本発明のクロツク信号発生回路の実施例および
実施態様例に使用したコンデンサ例えば第２図における
コンデンサ（１３）を同図においてＦＥＴ（１４）およ
び抵抗（１２）と並列に接続しても同じ効果を得ること
ができることは言うまでもない。この実施例を第７図に
示しておく。
第８図は本発明のクロツク信号発生回路を用いた自動点
滅装置の他の実施態様例である。本実施態様例において
ＦＥＴ（３７）がＯＮ状態のときにはＬＥＤ（３８）お
よびＬＥＤ（３９）は点灯し、該ＦＥＴ（３７）がＯＦ
Ｆ状態のときにはＬＥＤ（３８）およびＬＥＤ（３９）
は消灯する。抵抗（４０）はＬＥＤ（３９）に電圧降下
を与えることによりＦＥＴ（４１）がＯＮになるときの
スレシホールドレベルを与えるためのもので、プルアツ
プ抵抗の役割を為すものである。この抵抗（４０）のか
わりにダイオードの逆方向抵抗を利用しても動作に支障
はない。
滅装置の他の実施態様例である。本実施態様例において
ＦＥＴ（３７）がＯＮ状態のときにはＬＥＤ（３８）お
よびＬＥＤ（３９）は点灯し、該ＦＥＴ（３７）がＯＦ
Ｆ状態のときにはＬＥＤ（３８）およびＬＥＤ（３９）
は消灯する。抵抗（４０）はＬＥＤ（３９）に電圧降下
を与えることによりＦＥＴ（４１）がＯＮになるときの
スレシホールドレベルを与えるためのもので、プルアツ
プ抵抗の役割を為すものである。この抵抗（４０）のか
わりにダイオードの逆方向抵抗を利用しても動作に支障
はない。
なお、以上詳術した本発明のクロツク信号発生回路の実
施例ではすべてＮチヤネルＦＥＴのソース側にコンデン
サを接続し、該コンデンサを充電または放電させたが。
施例ではすべてＮチヤネルＦＥＴのソース側にコンデン
サを接続し、該コンデンサを充電または放電させたが。
ＰチヤネルＦＥＴのソース側にコンデンサを接続して該
コンデンサを充電または放電させるようにしてＮチヤネ
ルＦＥＴのソースまたはドレインあるいはＰチヤネルＦ
ＥＴのドレインから出力を得るようにすることができる
のはもちろんである。
コンデンサを充電または放電させるようにしてＮチヤネ
ルＦＥＴのソースまたはドレインあるいはＰチヤネルＦ
ＥＴのドレインから出力を得るようにすることができる
のはもちろんである。
また、以上詳術した本発明の実施例および実施態様例に
おいて、Ｐチヤネル接合型ＦＥＴをＮチヤネルＭＯＳ型
ＦＥＴに、Ｎチヤネル接合型ＦＥＴをＰチヤネルＭＯＳ
型ＦＥＴに置きかえても同様の動作をする。
おいて、Ｐチヤネル接合型ＦＥＴをＮチヤネルＭＯＳ型
ＦＥＴに、Ｎチヤネル接合型ＦＥＴをＰチヤネルＭＯＳ
型ＦＥＴに置きかえても同様の動作をする。
以上のように、本発明のクロツク信号発生回路は簡単な
構成で、長い周期のクロツクパルスを得ることができる
。
構成で、長い周期のクロツクパルスを得ることができる
。
第１図は、本発明のクロツク信号発生回路に利用した回
路である。 第２図および第３図および第７図は本発明のクロツク信
号発生回路の実施例である。 第４図〜第６図および第８図は、本発明のクロツク信号
発生回路を自動点滅装置に用いた実施態様例である。 （１０）−−−−−−抵抗、（１２）−−−−−−抵抗
、（１３）−−−−−−コンデンサ、（１４）−−−−
−−Ｎチヤネル接合型ＦＥＴ、（１５）−−−−−−Ｐ
チヤネル接合型ＦＥＴ、（２２）−−−−Ｎチヤネル接
合型ＦＥＴ、（２３）−−−−Ｐチヤネル接合型ＦＥＴ
、（２５）−−−−Ｎチヤネル接合型ＦＥＴ、（２６）
−−−−Ｐチヤネル接合型ＦＥＴ、（２７）−−−−Ｌ
ＥＤ、（２８）−−−−ＬＥＤ、（２９）−−−−ツエ
ナーダイオード、（３１）−−−−ツエナーダイオード
、（３２）−−−−ツエナーダイオード、（３５）−−
−−Ｎチヤネル接合型ＦＥＴ、（３６）−−−−Ｎチヤ
ネル接合型ＦＥＴ、（３７）−−−−Ｐチヤネル接合型
ＦＥＴ、（４１）−−−−Ｎチヤネル接合型ＦＥＴ、（
３８）−−−−ＬＥＤ、（３９）−−−−ＬＥＤ。 特許出願人 麻生トキエ
路である。 第２図および第３図および第７図は本発明のクロツク信
号発生回路の実施例である。 第４図〜第６図および第８図は、本発明のクロツク信号
発生回路を自動点滅装置に用いた実施態様例である。 （１０）−−−−−−抵抗、（１２）−−−−−−抵抗
、（１３）−−−−−−コンデンサ、（１４）−−−−
−−Ｎチヤネル接合型ＦＥＴ、（１５）−−−−−−Ｐ
チヤネル接合型ＦＥＴ、（２２）−−−−Ｎチヤネル接
合型ＦＥＴ、（２３）−−−−Ｐチヤネル接合型ＦＥＴ
、（２５）−−−−Ｎチヤネル接合型ＦＥＴ、（２６）
−−−−Ｐチヤネル接合型ＦＥＴ、（２７）−−−−Ｌ
ＥＤ、（２８）−−−−ＬＥＤ、（２９）−−−−ツエ
ナーダイオード、（３１）−−−−ツエナーダイオード
、（３２）−−−−ツエナーダイオード、（３５）−−
−−Ｎチヤネル接合型ＦＥＴ、（３６）−−−−Ｎチヤ
ネル接合型ＦＥＴ、（３７）−−−−Ｐチヤネル接合型
ＦＥＴ、（４１）−−−−Ｎチヤネル接合型ＦＥＴ、（
３８）−−−−ＬＥＤ、（３９）−−−−ＬＥＤ。 特許出願人 麻生トキエ
Claims (1)
- １） ＰチヤネルＦＥＴとＮチヤネルＦＥＴを用い前記
ＰチヤネルＦＥＴのドレインと前記ＮチヤネルＦＥＴの
ゲートを接続し、前記ＮチヤネルＦＥＴのドレインと前
記ＰチヤネルＦＥＴのゲートを接続したもので、前記２
つのＦＥＴのうちいずれか一方のＦＥＴのソースをコン
デンサと抵抗とを並列に介して接地し、他方のＦＥＴの
ドレインまたはソース、あるいは前記一方のＦＥＴのド
レインから出力を得るクロツク信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071663A JPS60214628A (ja) | 1984-04-10 | 1984-04-10 | クロツク信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071663A JPS60214628A (ja) | 1984-04-10 | 1984-04-10 | クロツク信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214628A true JPS60214628A (ja) | 1985-10-26 |
Family
ID=13467065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59071663A Pending JPS60214628A (ja) | 1984-04-10 | 1984-04-10 | クロツク信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654677A (en) * | 1996-06-24 | 1997-08-05 | Ericsson Inc. | Relaxation oscillator of reduced complexity using CMOS equivalent of a four-layer diode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4969056A (ja) * | 1972-11-07 | 1974-07-04 | ||
| JPS4973958A (ja) * | 1972-11-15 | 1974-07-17 |
-
1984
- 1984-04-10 JP JP59071663A patent/JPS60214628A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4969056A (ja) * | 1972-11-07 | 1974-07-04 | ||
| JPS4973958A (ja) * | 1972-11-15 | 1974-07-17 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654677A (en) * | 1996-06-24 | 1997-08-05 | Ericsson Inc. | Relaxation oscillator of reduced complexity using CMOS equivalent of a four-layer diode |
| WO1997050175A1 (en) * | 1996-06-24 | 1997-12-31 | Ericsson, Inc. | Relaxation oscillator of reduced complexity using cmos equivalent of a four-layer diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005057980A1 (de) | Halbleiterschaltung | |
| US4023122A (en) | Signal generating circuit | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| US3764832A (en) | Electronic switch for timed load energization after trigger signal | |
| JPS60214628A (ja) | クロツク信号発生回路 | |
| US4652837A (en) | Integrated circuit oscillator | |
| US7391242B1 (en) | Sawtooth waveform generator | |
| US4086538A (en) | Gated pulse generator | |
| TW501346B (en) | Oscillator controller with first and second voltage reference | |
| US4539548A (en) | Vehicle alarm apparatus | |
| US4011713A (en) | Battery powered electronic timepiece with voltage regulation | |
| KR910001048B1 (ko) | 전압 제어 발진기 | |
| JPS6140695A (ja) | フリツカ−回路 | |
| JPH09107273A (ja) | パルス発振器 | |
| SU898595A1 (ru) | Автоколебательный мультивибратор | |
| SU1038977A1 (ru) | Реле времени | |
| JPS60219812A (ja) | 長周期クロツクパルス発生回路 | |
| SU1636986A1 (ru) | Одновибратор | |
| SU1621142A1 (ru) | Ждущий мультивибратор | |
| SU892669A1 (ru) | Мостовой элемент задержки | |
| SU1264313A1 (ru) | Одновибратор | |
| JPS6243367B2 (ja) | ||
| SU839021A1 (ru) | Формирователь пр моугольных импуль-COB | |
| SU892664A1 (ru) | Одновибратор | |
| KR860002292Y1 (ko) | 노아게이트를 이용한 타이머회로 |