JPS60212068A - Feedback clamp circuit - Google Patents

Feedback clamp circuit

Info

Publication number
JPS60212068A
JPS60212068A JP59067339A JP6733984A JPS60212068A JP S60212068 A JPS60212068 A JP S60212068A JP 59067339 A JP59067339 A JP 59067339A JP 6733984 A JP6733984 A JP 6733984A JP S60212068 A JPS60212068 A JP S60212068A
Authority
JP
Japan
Prior art keywords
gain
potential
voltage
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59067339A
Other languages
Japanese (ja)
Inventor
Tsutomu Takayama
勉 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59067339A priority Critical patent/JPS60212068A/en
Publication of JPS60212068A publication Critical patent/JPS60212068A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a wide gain range and a stable circuit by using an output voltage of a comparison amplifier as a reference potential for a clamp potential and applying it to a double balancing differential amplifier as the reference potential to apply differential operation to the video input. CONSTITUTION:An output terminal 30 of the comparison amplifier 10 is branched and connected to a variable gain circuit 3 as a terminal for a reference potential. That is, an output voltage O2 of the comparison amplifier 10, that is, the clamp potential is applied as the reference potential Vref4 inputed to a reference potential input terminal 31. Thus, when the voltage of the gain control terminal 4 is lower than the set voltage Vref3 corresponding thereto by a degree or more, that is, when the gain is close to zero, a current proportional to the clamp potential, i.e., the output voltage O2 of the comparison amplifier 10 flows to a load resistor 25, and a voltage amplified by a gain A1 decided by resistors 22, 25, 27, 28 is generated to an output terminal 29. That is, even with the gain of the variable gain circuit 3, the fluctuation of the clamp potential is given to the output terminal 29 with a constant gain at all times and the pedestal potential of the output terminal 29 is kept to a constant value.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ビデオ信号のフィードバッククランプ回路
罠かかわり、特にフィードバックループ内に2重平衡差
動増幅器形式の可変ゲイン回路と比較増幅器とを含むフ
ィードバッククランプ回路の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a feedback clamp circuit for video signals, and more particularly to a feedback clamp including a variable gain circuit in the form of a double-balanced differential amplifier and a comparison amplifier in the feedback loop. It concerns circuit improvements.

″〔従来技術〕 一般に、フィードバッククランプ回路はテレビジョンカ
メラ装置に多く用いられておシ、ビデオ信号のペデスタ
ルレベルを一定電位に保つのに非常に効果がある。。
[Prior Art] In general, feedback clamp circuits are often used in television camera equipment and are very effective in keeping the pedestal level of the video signal at a constant potential.

特に近年テレビジョンカメラのビデオ信号処理回路は高
集積化されたIOとなっており、信号処理回路系を全段
DO直結することが多く、この場合フィードバッククラ
ンプ回路は欠かすことができない。
Particularly in recent years, video signal processing circuits for television cameras have become highly integrated IOs, and all stages of the signal processing circuit system are often directly connected to DOs, and in this case, a feedback clamp circuit is indispensable.

従来、この種のフィードバッククランプ回路として第1
図に示すものがある。図において1はビデオ信号の入力
端子、2はクランプ用コンデンサで、3は可変ゲイン回
路でゲイン制御端子4からの信号によシゲインが制御さ
れる。5は可変ゲイン回路3の出力端、6は出力端5の
ビデオ信号出力(以下ビデオ出力と云う)Chからその
ペデスタル成分を抜きとるためのゲート回路で、ゲート
端子7からのゲートパ〃スG1によシ制御される。
Conventionally, the first feedback clamp circuit of this type was
There is one shown in the figure. In the figure, 1 is a video signal input terminal, 2 is a clamping capacitor, and 3 is a variable gain circuit whose gain is controlled by a signal from a gain control terminal 4. 5 is an output terminal of the variable gain circuit 3; 6 is a gate circuit for extracting the pedestal component from the video signal output (hereinafter referred to as video output) Ch of the output terminal 5; well controlled.

8は、ゲート回路6によル抜き出したベデスタル電位を
一定期間保持するだめのホールド用コンデンサである。
8 is a holding capacitor for holding the vedestal potential extracted by the gate circuit 6 for a certain period of time.

9は所望の設定電圧Yref1に設定された基準電源で
、その出力は比較増幅器10の非反転端子10aに入力
され、反転端子lObに接続されたホールド用コンデン
サ8の電位と比較される。
Reference numeral 9 denotes a reference power supply set to a desired set voltage Yref1, the output of which is input to the non-inverting terminal 10a of the comparator amplifier 10 and compared with the potential of the hold capacitor 8 connected to the inverting terminal lOb.

11は比較増幅器10の出力端30の出力電圧02を平
滑化する整流用コンデンサであり、12はクランプパル
スG2を入力するゲート端子で、スイッチ13を制御す
る。
11 is a rectifying capacitor that smoothes the output voltage 02 at the output terminal 30 of the comparator amplifier 10; 12 is a gate terminal to which a clamp pulse G2 is input, and which controls the switch 13;

従って、ビデオ信号入力(以下ビデオ入力と云う)11
 の中の水平ブランキング中からのクランプパルスG2
によシスイッチ13が閉じられると比較増幅器10の出
力電圧02の電位にクランプされる。
Therefore, the video signal input (hereinafter referred to as video input) 11
Clamp pulse G2 from horizontal blanking in
When the switch 13 is closed, the potential of the output voltage 02 of the comparator amplifier 10 is clamped.

今、ゲイン制御端子4の電圧が変化して可変ゲイン回路
3のゲインが変化したり、温度変化等により出力端5の
ビデオ出力01のペデスタル電位が変動した場合、この
変動は、ペデスタル部分を抜角出すゲート回路6を通し
て比較増幅器10の反転端子10bに伝達される。例え
ばペデスタル電位が上昇した場合、反転端子10bに加
わる電位も上昇し、比較増幅器10の出力電圧02は反
転端子10bの電位と非反転端子108に加わっている
基準電位Vrefl との差の電圧が増幅されて下降す
る。従ってクランプされる電位が下がシ、ビデオ出力0
1 のペデスタル電位も下降し、先の上昇分を打消すた
めビデオ出力01のペデスタル電位は常に一定に保たれ
る。
Now, if the voltage of the gain control terminal 4 changes and the gain of the variable gain circuit 3 changes, or if the pedestal potential of the video output 01 of the output terminal 5 changes due to temperature changes, etc., this fluctuation will occur when the pedestal part is removed. The signal is transmitted to the inverting terminal 10b of the comparator amplifier 10 through the gate circuit 6. For example, when the pedestal potential increases, the potential applied to the inverting terminal 10b also increases, and the output voltage 02 of the comparison amplifier 10 is amplified by the voltage difference between the potential of the inverting terminal 10b and the reference potential Vrefl applied to the non-inverting terminal 108. and descend. Therefore, the clamped potential is lower, and the video output is 0.
The pedestal potential of video output 01 also decreases, and the pedestal potential of video output 01 is always kept constant to cancel the previous increase.

ところで、上記可変ゲイン回路3を外部からゲイン制御
しようとする場合に、可変ゲイン回路3として2重平衡
差動比較増幅器の構成をとることが多い。第2図はその
一般的な回路例を示すものである。トランジスタ+5.
16.17、と抵抗18とからなる差動増幅器Aとトラ
ンジスタ19゜20.21と抵抗22とからなる差動増
幅器Bとを平衡接続して2重平衡差動増幅器Eを構成す
る。
Incidentally, when attempting to control the gain of the variable gain circuit 3 from the outside, the variable gain circuit 3 is often configured as a double-balanced differential comparison amplifier. FIG. 2 shows an example of the general circuit. Transistor +5.
16.17, and a resistor 18, and a differential amplifier B consisting of transistors 19, 20, 21, and a resistor 22 are connected in a balanced manner to form a double-balanced differential amplifier E.

負荷抵抗25による電圧降下をトランジスタ26、抵抗
27.28からなる反転増幅回路Cに入力して出力端子
29から出力が得られる。
The voltage drop caused by the load resistor 25 is input to an inverting amplifier circuit C consisting of a transistor 26 and resistors 27 and 28, and an output is obtained from an output terminal 29.

このような2重平衡差動増幅器Eにおいて、今、ゲイン
制御端子4の電圧が基準電源23の設定電圧Vref3
 よシある程度以上高ければトランジスタ16.21は
ON% )yンジスタ17,20はOFFとなって負荷
抵抗25には基準電源24の設定電圧VTe f2に応
じた電流のみが流れ、トランジスタ26、抵抗27.2
8によって構成される反転増幅器Cにより出力端子29
には抵抗+8.25.27.28の値を適当に選ぶこと
によって決められるゲインA1だけ増幅された信号が取
り出される。
In such a double balanced differential amplifier E, the voltage at the gain control terminal 4 is now equal to the set voltage Vref3 of the reference power supply 23.
If the voltage is higher than a certain level, the transistors 16 and 21 are turned on.) The transistors 17 and 20 are turned off, and only the current corresponding to the set voltage VTe f2 of the reference power supply 24 flows through the load resistor 25, and the transistor 26 and the resistor 27 are turned off. .2
An inverting amplifier C constituted by an output terminal 29
A signal amplified by a gain A1 determined by appropriately selecting the value of the resistor +8.25.27.28 is taken out.

また、ゲイン制御端子4の電圧が基準電源23の設定電
圧Vref3 よルある程度以上低ければ、トランジス
タ16.21は0FF1 トランジスタ17.20はO
Nとなって負荷抵抗25には基準電源24の基準電圧V
ref2に応じた電流が流れ出力端子29には、トラン
ジスタ19のエミッタ側の抵抗22をトランジスタ15
のエミッタ側の抵抗18と同一値とすることにより、ゲ
インA1だけ増幅された電圧が取り出される。
Furthermore, if the voltage at the gain control terminal 4 is lower than the set voltage Vref3 of the reference power supply 23 by a certain degree, the transistor 16.21 is set to 0FF1, and the transistor 17.20 is set to 0.
N, and the load resistor 25 receives the reference voltage V of the reference power supply 24.
A current according to ref2 flows to the output terminal 29, and the resistor 22 on the emitter side of the transistor 19 is connected to the transistor 15.
By setting the value to be the same as that of the resistor 18 on the emitter side, a voltage amplified by the gain A1 is extracted.

従って、ゲイン制御端子4の電位を設定電圧Vref3
 に対して適当に選ぶことによってビデオ人力11 に
対するゲインをA1からゼロまで任意に変化させること
ができる。
Therefore, the potential of the gain control terminal 4 is set to the set voltage Vref3.
The gain for the video input 11 can be arbitrarily changed from A1 to zero by appropriately selecting the .

このような可変ゲイン回路8の出力端子29から前述し
たようなフィードバックランプを行った場合、ビデオ人
力11 のゲインがゼロに近い状態では、ビデオ入力1
1のペデスタル電位の変化が出力端子29に充分伝わら
ないため安定したフィードバッククランプを行うことが
できない。つまり、出力端子29の電位がゲイン変化、
温度変化等により変動したとき、これを打ち消すように
クランプされたビデオ人力It のペデスタル電位が変
動するがその変動分はゲインがゼロに近い状態では出力
端子29に充分伝わらず、従って入力端14のペデスタ
ル電位を一定に保つことができない。
When the above-described feedback ramp is performed from the output terminal 29 of the variable gain circuit 8, when the gain of the video input 11 is close to zero, the video input 1
Since the change in the pedestal potential of No. 1 is not sufficiently transmitted to the output terminal 29, stable feedback clamping cannot be performed. In other words, the potential of the output terminal 29 changes in gain,
When fluctuations occur due to temperature changes, etc., the pedestal potential of the video input It, which is clamped to cancel this fluctuation, fluctuates, but the fluctuation is not sufficiently transmitted to the output terminal 29 when the gain is close to zero, and therefore the voltage at the input terminal 14 is Pedestal potential cannot be kept constant.

従来は、これを防止するため、ゲインがゼロに近い状態
とならないようにしたが、当然ゲインの可変範囲が狭く
なってしまう。また通常テレビジヨンカメラ装置では、
このような可変ゲイン回路を2段以上設けることが多く
、その場合1段当シの可変範囲は非常に狭くなってしま
う欠点があった。
Conventionally, in order to prevent this, the gain was prevented from becoming close to zero, but this naturally narrowed the gain variable range. Also, in normal television camera equipment,
Two or more stages of such variable gain circuits are often provided, and in that case, the variable range of each stage becomes extremely narrow.

〔発明の目的〕[Purpose of the invention]

この発明は、かかる従来の欠点を除去するためになされ
たもので、比較増幅器の出力電圧をクランプ電位の基準
電位とするとともに、2重平衡差動増幅器にビデオ入力
と差動をとるための基準電位として供給することにより
、広いゲイン範囲が得られ、かつ安定したフィードバッ
ククランプ回路を得ることを目的とするものである。
The present invention was made to eliminate such conventional drawbacks, and uses the output voltage of the comparator as the reference potential of the clamp potential, and also serves as a standard for differentially connecting the video input to the double-balanced differential amplifier. By supplying it as a potential, a wide gain range can be obtained and the purpose is to obtain a stable feedback clamp circuit.

〔発明の実施例〕[Embodiments of the invention]

第3図および第4図は、この発明の一実施例を示すフィ
ードバッククランプ回路の接続図および可、変ゲイン回
路の詳細回路図であって、前記した従来例と同一部分は
同一符号を付しその説明を省く。
3 and 4 are a connection diagram of a feedback clamp circuit and a detailed circuit diagram of a variable gain circuit showing one embodiment of the present invention, and the same parts as the conventional example described above are given the same reference numerals. I will omit that explanation.

すなわち、この実施例にあっては、比較増幅器10の出
力端30を分岐して可変ゲイン回路3に基準電位として
接続するもので、換言すれば、比較増幅器lOの出力電
圧02をビデオ人力l、のクランプ電位とするとともに
、ビデオ人力1xと差動をとるための基準電位として供
給している。
That is, in this embodiment, the output terminal 30 of the comparator amplifier 10 is branched and connected to the variable gain circuit 3 as a reference potential.In other words, the output voltage 02 of the comparator amplifier 10 is connected to the video output terminal It is supplied as a clamp potential of 1x, and as a reference potential for making a difference with the video input 1x.

更に、これを第4図に従って詳細に説明すると、可変ゲ
イン回路3を構成する2重平衡差動増幅器E(7)一方
の差動増幅器Bの接地側のトランジスタ19のベースす
なわち基準電位入力端31に比較増幅器lOの出力端子
30を接続し、その出力電圧02をビデオ人力11 と
差動をとるための基準電位Vref4 として供給する
構成となってお択第2図における固定した基準電位Vr
ef2の代シにビデオ出力01のペデスタルレベルに応
じて変化する基準電位V r e f 4がビデオ人力
11 と差動をとるた峠の基準電位となる。なお、この
実施例において他の回路部分については第1図、第2図
と全く同様な構成である。
Further, to explain this in detail according to FIG. 4, the base of the transistor 19 on the ground side of the double-balanced differential amplifier E (7) constituting the variable gain circuit 3, that is, the reference potential input terminal 31 of one of the differential amplifiers B. The output terminal 30 of the comparison amplifier lO is connected to the output terminal 30 of the comparator amplifier lO, and the output voltage 02 is supplied as a reference potential Vref4 for taking a differential with the video input 11.
In place of ef2, the reference potential V r e f 4 that changes according to the pedestal level of the video output 01 becomes the reference potential of the mountain pass that is differential with the video output 11 . It should be noted that the other circuit parts in this embodiment have exactly the same configuration as in FIGS. 1 and 2.

次に以上のように構成されたフィードバッククランプ回
路について動作を説明する。乙の回路のゲイン制御動作
は第2図に示した回路と全く同様であるが、基準電位入
力端31に入力された基準電位Vrt、f4として比較
増幅器10の出力電圧o2すなわちクランプ電位が供給
される。従ってゲイン制御端子4の電圧がこれに対する
設定電圧Vre f3よりもある程度以上低いとき、す
なわちゲインがゼロに近い状態のとf!!は負荷抵抗2
5には、クランプ電位すなわち比較増幅器10の出力電
圧02に比例した電流が流れ、出力端子29には抵抗2
2.25.27.28のイ1ζで決lるゲインA1に増
幅された電圧を発生する。すなわち、可変ゲイン回路3
のゲインがどのような状態においても、出力端子29に
はクランプ電位の変動が常に一定ゲインで伝わシ出力端
子29のペデスタル電位は一定に保たれるととになる。
Next, the operation of the feedback clamp circuit configured as above will be explained. The gain control operation of the circuit B is exactly the same as the circuit shown in FIG. Ru. Therefore, when the voltage at the gain control terminal 4 is lower than the set voltage Vre f3 to a certain extent, that is, when the gain is close to zero, f! ! is load resistance 2
A current proportional to the clamp potential, that is, the output voltage 02 of the comparator amplifier 10 flows through the output terminal 29, and a resistor 2 flows through the output terminal 29.
2. Generates a voltage amplified to a gain A1 determined by A1ζ of 2.25.27.28. That is, variable gain circuit 3
No matter what the gain is, fluctuations in the clamp potential are always transmitted to the output terminal 29 at a constant gain, and the pedestal potential at the output terminal 29 is kept constant.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、フィードバッククラン
プ回路の比較増幅器の出力を2重平衡差動増幅器のビデ
オ入力と差動をとる基準電位としで供給するという極め
て簡単な構成により、基準電位がビデオ出力のペデスタ
ルレベルの変11t K 応じて変化し、ゲインがゼロ
近くでもペデスタルレベルを一定に保つことができる。
As described above, according to the present invention, the output of the comparator amplifier of the feedback clamp circuit is supplied as a reference potential that is differential with the video input of the double-balanced differential amplifier. It changes according to the change in the output pedestal level 11tK, and the pedestal level can be kept constant even when the gain is close to zero.

従って可変ゲイン回路のゲイン可変範囲を制限なく広く
でき、かつ安定なフィードバッククランプ動作となる。
Therefore, the gain variable range of the variable gain circuit can be widened without any limit, and stable feedback clamp operation can be achieved.

更に前記したような可変ゲイン回路を2段以上設けても
、それぞれの2重平衡差動増幅器の基準電圧として比較
増幅器出力を供給することにより全くフィードバックク
ランプの安定性は失われない。
Furthermore, even if two or more stages of variable gain circuits as described above are provided, the stability of the feedback clamp is not lost at all by supplying the comparison amplifier output as the reference voltage of each double-balanced differential amplifier.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のフィードバッククランプ回路を示す接続
図、第2図は同じく2重平衡差動増幅器からなる可変ゲ
イン回路を示す詳細回路図、第3図はこの発明のフィー
ドバッククランプ回路を示す接続図、第4図は同じく2
重平衡差動増幅器からなる可変ゲイン回路を示す詳細回
路図である。 8・・・・・・・・・可変ゲイン回路 10・・・・・・比較増幅器 E・・・・・・・・・2重平衡差動増幅器第1図 第2図 第3図 第4図 旦 3 ZJ
Fig. 1 is a connection diagram showing a conventional feedback clamp circuit, Fig. 2 is a detailed circuit diagram showing a variable gain circuit also consisting of a double balanced differential amplifier, and Fig. 3 is a connection diagram showing a feedback clamp circuit of the present invention. , Figure 4 is also 2
FIG. 2 is a detailed circuit diagram showing a variable gain circuit consisting of a double-balanced differential amplifier. 8...Variable gain circuit 10...Comparison amplifier E...Double balanced differential amplifier Fig. 1 Fig. 2 Fig. 3 Fig. 4 Dan 3 ZJ

Claims (1)

【特許請求の範囲】[Claims] パルスクランプされたビデオ信号を入力する2重平衡差
動増幅器からなる可変ゲイン回路と、この可変ゲイン回
路の出力の一部をゲートして得られた電圧を所望の設定
電圧と比較してパルスクランプの電位を出力する比較増
幅器とを備えたフィードバッククランプ回路において、
前記比較増幅器の出力を前記2重平衡差動増幅器にビデ
オ信号入力と差動をとるための基単電位として供給する
ことを特徴とするフィードバッククランプ回路。
A variable gain circuit consists of a double-balanced differential amplifier that inputs a pulse-clamped video signal, and a voltage obtained by gating a part of the output of this variable gain circuit is compared with a desired set voltage to perform pulse clamping. In a feedback clamp circuit equipped with a comparison amplifier that outputs a potential of
A feedback clamp circuit characterized in that the output of the comparison amplifier is supplied to the double-balanced differential amplifier as a base single potential for taking a differential with the video signal input.
JP59067339A 1984-04-06 1984-04-06 Feedback clamp circuit Pending JPS60212068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59067339A JPS60212068A (en) 1984-04-06 1984-04-06 Feedback clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59067339A JPS60212068A (en) 1984-04-06 1984-04-06 Feedback clamp circuit

Publications (1)

Publication Number Publication Date
JPS60212068A true JPS60212068A (en) 1985-10-24

Family

ID=13342162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59067339A Pending JPS60212068A (en) 1984-04-06 1984-04-06 Feedback clamp circuit

Country Status (1)

Country Link
JP (1) JPS60212068A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236475A (en) * 1987-03-25 1988-10-03 Sony Corp Video signal processing circuit
US5192885A (en) * 1990-12-13 1993-03-09 Motorola, Inc. Clamp circuit
US5497403A (en) * 1990-12-06 1996-03-05 Sony Corporation Feedback clamping circuit
US5500688A (en) * 1993-02-26 1996-03-19 Samsung Electronics Co., Ltd. Synchronizing signal clamping circuit of image signal processing integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236475A (en) * 1987-03-25 1988-10-03 Sony Corp Video signal processing circuit
US5497403A (en) * 1990-12-06 1996-03-05 Sony Corporation Feedback clamping circuit
US5192885A (en) * 1990-12-13 1993-03-09 Motorola, Inc. Clamp circuit
US5500688A (en) * 1993-02-26 1996-03-19 Samsung Electronics Co., Ltd. Synchronizing signal clamping circuit of image signal processing integrated circuit

Similar Documents

Publication Publication Date Title
US5432475A (en) Method of offset voltage trim for automatic gain controls
CA2299525A1 (en) A buck boost switching regulator
JPS5843606A (en) Device for controlling gain of differential amplifier
JPS60212068A (en) Feedback clamp circuit
CA1143803A (en) Temperature compensating bias circuit
US5166559A (en) Servo circuit having variable gain amplifier and temperature compensation characteristics
GB2219898A (en) Automatic gain control circuit
US4536800A (en) Additive pulse sampling circuit
CA1142608A (en) Symmetrically gain controlled differential amplifier
US5485124A (en) Integrated amplifier with an accurately defined gain factor
JPS6013327B2 (en) DC control type output level adjustment circuit
JP4388606B2 (en) Digital processing circuit with gain control
JPS62117404A (en) Variable gain amplifier circuit
JP2946885B2 (en) Gain control circuit
JP3089807B2 (en) Temperature characteristic correction circuit
JPH01179511A (en) Electronic volume circuit
JPH08148954A (en) Gain variable amplifier
KR950004463Y1 (en) Tv image compensating apparatus
JPS62173811A (en) Gain control circuit
JPH1155109A (en) Current source circuit
JPH09116435A (en) Ad conversion circuit
JPS5834613A (en) Variable electronic impedance device
JPS58171112A (en) Differential operational amplifying circuit
JPH02218207A (en) Gain control circuit
JPH02142211A (en) Gain variable amplifier