JPS60211553A - Input/output circuit of microcomputer - Google Patents
Input/output circuit of microcomputerInfo
- Publication number
- JPS60211553A JPS60211553A JP59069344A JP6934484A JPS60211553A JP S60211553 A JPS60211553 A JP S60211553A JP 59069344 A JP59069344 A JP 59069344A JP 6934484 A JP6934484 A JP 6934484A JP S60211553 A JPS60211553 A JP S60211553A
- Authority
- JP
- Japan
- Prior art keywords
- output
- port
- input
- bit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、0MO8構成のマイクロコンピユー2 i、
−:”
りの入出力回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to a microcomputer 2i with a 0MO8 configuration.
−:” This is related to the input/output circuit.
従来例の構成とその問題点
0MO3構成によるマイクロコンピュータLSIでは、
低消費電力を実現するだめに、入出力端子を出力時以外
はフローティング状態にする必要がある。Conventional configuration and its problems In microcomputer LSI with 0MO3 configuration,
In order to achieve low power consumption, it is necessary to keep the input/output terminals in a floating state except when outputting.
従来、この入出力端子のフロルティング制御はポート単
位、ビット単位のいずれかの方法で行なわれていた。し
かしながら、ポート単位のフローティング制御には、1
ポート内に入出力が混在する時に細かな制御ができない
という欠点があった。Conventionally, this floating control of input/output terminals has been performed either on a port-by-port basis or on a bit-by-bit basis. However, for floating control on a port-by-port basis, 1
The drawback was that detailed control was not possible when input and output coexisted within a port.
また、ビット単位の70−ティング制御には入出力端子
のすべてに対応する制御回路が必要であり、その回路が
非常に大きくなるにもかかわらず、入出力端子全体の中
でビット単位の制御を必要とする端子は一部分であると
いう欠点があった。In addition, bit-by-bit control requires a control circuit that corresponds to all input/output terminals, and even though that circuit is extremely large, bit-by-bit control among all input/output terminals is required. The disadvantage is that only a few terminals are required.
発明の目的
本発明は上記のような従来の欠点を除去するものでアリ
、ポート単位のみのフローティング制御回路と比較して
わずかな回路増加で、1ポート内3 ” 5゛
に入出力を混在させて使用することを可能にするマイク
ロコンピュータの入出力回路を提供するものである。Purpose of the Invention The present invention eliminates the above-mentioned drawbacks of the conventional technology, and allows input and output to be mixed within one port with a slight increase in circuitry compared to a floating control circuit for each port. The purpose of the present invention is to provide a microcomputer input/output circuit that can be used as a microcomputer.
発明の構成
本発明シ1:、いくつかの入出力端子の集合であるポー
トを単位とI7て入出力端子のフローティングを決定−
J−る第1のレジスタと、第1のレジスタの出力に、1
;ってポート単位位の出力を禁止する第1のゲートと、
第1のゲー!・の11i力に」:つてボー1・単位でオ
ン・オフされる第1の出力ドライバーと、入出力端子の
ビット単位のフローティングを決定する第2のレジスタ
と、第2のレジスタの出力によってビット単位の出力を
禁止する第2のゲートと、第2のゲートの出力によって
ビット単位でオン・オフされる第2の出力ドライバを備
えたマイクロコンピュータの入出カポ−1・回路であり
、ポート単位で入出力を切り喚えることのできる入出力
端子と、ビット単位で入出力を切り換えることのできる
入出力端子を1つのマイクロコンピュータ上に混在させ
ることのできるものである。Structure of the Invention The present invention S1: Floating of input/output terminals is determined by using a port, which is a collection of several input/output terminals, as a unit.
1 at the output of the first register.
; a first gate that prohibits output on a port-by-port basis;
First game! 11i power: A first output driver that is turned on and off in units of 1 baud, a second register that determines the bit-by-bit floating of the input/output terminal, and a bit that is turned on and off by the output of the second register. This is a microcomputer input/output capo-1 circuit that is equipped with a second gate that inhibits unit output, and a second output driver that is turned on and off in bit units by the output of the second gate. An input/output terminal that can switch input/output and an input/output terminal that can switch input/output in bit units can be mixed on one microcomputer.
実施例の説明 以下本発明の実施例を図面を参照して説明する。Description of examples Embodiments of the present invention will be described below with reference to the drawings.
本実施例では、入出力端子を8ビット単位にポートに)
〜(8)と定義しており、ポート1〜8は、ボート単位
に、ポート(0)はビット単位にそれぞれの入出力端子
の70−ティングを制御している。In this example, input/output terminals are assigned to ports in 8-bit units)
-(8), ports 1 to 8 control the 70-tings of their respective input/output terminals on a boat-by-boat basis, and port (0) on a bit-by-bit basis.
第1図はポート(1)の入出力回路のブロック図を示し
ている。制御レジスタ1はポート単位のフローティング
を決定するレジスタであり、その1ビツトによってポー
ト(1)を制御している。出力禁止ゲート2は制御レジ
スタ1の出力がローレベルの時は、信号3にローレベル
を出力し、ハイレベルの時は、DRIVE1信号5を信
号3に出力する。FIG. 1 shows a block diagram of the input/output circuit of port (1). Control register 1 is a register that determines floating on a port-by-port basis, and controls port (1) with its 1 bit. The output inhibit gate 2 outputs a low level signal 3 when the output of the control register 1 is low level, and outputs a DRIVE1 signal 5 as a signal 3 when the output is high level.
出力ドライバ4は、第3図に示すように8個のドライバ
41〜48によって構成されており、ポート1の8個の
入出力端子を信号3の制御によってドライブしている。The output driver 4 is composed of eight drivers 41 to 48 as shown in FIG. 3, and drives the eight input/output terminals of the port 1 under the control of the signal 3.
各ドライバは第5図に示すように入出力端子に接続され
ており、信号3がローレベルの時は、E信号27がロー
レベル、E信号28がハイレベルになり、NチャネルM
O8)う5 ゛
レジスタ32とPチャネルMO3I−ランジスタ29が
ともにオフし、入出力端子33@−フローティング状態
に々る。信号3がノ・イレベルの時はE信号27がハイ
レベル、E信号28がローレベルになり、両方のトラン
ジスタがオンして入出力端子にデータが出力される、従
って制御レジスタ1のポート6)に対応するするビ、+
−に0″を書き込むことに」二ってポート(1)のすべ
ての入出力端子はフローティング状態になり、パスドラ
イノ(8の制御信号10を)・イレベルにすることによ
って8ビツトのデータが入力でき、′1 ”を書き込む
ことによってDRIVE1信号6が71イレベルの間8
ビットのデータを出力することができる。なおポート(
2)〜(8)に1νjしては、制御レジスタの対応する
ビットが異なるだけで他はボー1−(1)と同様である
。Each driver is connected to an input/output terminal as shown in FIG. 5, and when signal 3 is low level, E signal 27 is low level, E signal 28 is high level, and N channel M
O8) U5 The register 32 and the P-channel MO3I transistor 29 are both turned off, and the input/output terminal 33 returns to the floating state. When the signal 3 is at the no-y level, the E signal 27 becomes high level and the E signal 28 becomes low level, turning on both transistors and outputting data to the input/output terminal. Therefore, port 6 of control register 1) corresponding to B,+
By writing 0'' to the port (1), all input/output terminals of port (1) become floating, and 8-bit data can be input by setting the pass line (control signal 10 of 8) to the blank level. , '1'' while the DRIVE1 signal 6 is at the 71-level level.
Bit data can be output. Note that the port (
When 1vj is added to 2) to (8), the only difference is the corresponding bit of the control register, and the rest is the same as baud 1-(1).
第2図はボー)E)の入出力回路のブロック図を示して
いる。制御レジスタ11は、ビット単位の70−ティン
グを決定するレジスタであり、第1図と異なるのUl:
、出力ドライノ(21が第4図に示すように12〜19
08本の信号によってビ・ノド6tで一〕゛
単位に制御されている点であり、他の動作は同様である
。従って制御レジスタ11に0”、’M”を書き込むこ
とによって、1 ″を書き込A7だビットに対応する入
出力端子のみからDRIVE。FIG. 2 shows a block diagram of the input/output circuit of Bo)E). The control register 11 is a register that determines the 70-bit bit unit, and is different from that in FIG. 1:
, output drino (21 is 12 to 19 as shown in FIG.
The only difference is that it is controlled in units of 1゛ by the bit node 6t by 08 signals, and the other operations are the same. Therefore, by writing 0'' and 'M' to the control register 11, 1'' is written and DRIVE is performed only from the input/output terminal corresponding to the bit A7.
信号22がハイレベルの間データを出力することができ
、” o”を書き込んだビットに対応する入出力端子は
フローティング状態を保つことができ、入力端子として
使用できる。While the signal 22 is at a high level, data can be output, and the input/output terminal corresponding to the bit in which "o" is written can be kept floating and used as an input terminal.
すなわち、ポート単位とビット単位の2種類のレジスタ
、出力禁止ゲート、出力ドライバを持つことによって、
1つのマイクロコンピュータ上にポート単位に入出力の
切り換えのできるポートと、ビット単位に入出力の切り
換えのできるポートを混在させることができる。In other words, by having two types of registers, one for each port and one for each bit, an output inhibit gate, and an output driver,
Ports that can switch input/output on a port-by-port basis and ports that can switch input/output on a bit-by-bit basis can coexist on one microcomputer.
なお、本実施例ではポートユ)をビット単位、ポート1
〜7をポート単位としたが、その割り当て発明の効果
以上のように本発明はポート単位のフローティ7 。Note that in this embodiment, port 1) is expressed in bit units.
Although floaty 7 is set in units of ports, the present invention has the effect of the allocation invention as described above.
ングを決定する第1のレジスタと、第1のレジスタの出
力にJ:ってポート?li位の出力を禁市する第1のゲ
ートと、第1のゲートの出力によってポート単位でオン
・オフされ、る第1の出力ドライバと、ビート?ト位の
フローティングを決定する第2のレジスタと、第2のレ
ジスタの出力によってビット単位の出力を禁市する第2
のゲートと、第2のゲートの出力にJ:ってビット単位
でオン・オフされる第2の出力ドライバを備えることに
よって、ボート単位のみの70−ティング制御と比較し
てわずかの回路増加で、1ボート内に入111力を混在
させるような応用を可能にしたものであり、入出力を混
在させるポートは全体の入出力端子の一部分であること
が多く実用上きわめて有利なものである。The first register that determines the switching and the port J: for the output of the first register? A first gate that prohibits the output of the first gate, a first output driver that is turned on and off for each port by the output of the first gate, and a beat? a second register that determines the floating position of the bit; and a second register that inhibits the bit-by-bit output according to the output of the second register.
By equipping the output of the second gate with a second output driver that is turned on and off in bit units, only a small number of circuits are added compared to 70-bit control that uses only ports. , 111 ports can be mixed in one boat, and the port that mixes input and output is often a part of the overall input and output terminals, and is extremely advantageous in practice.
第1図は本発明における一実施例のポート(1)の入出
力回路のブロック図、第2図は同実施例のポートに)の
入出力回路のブロック図、第3図は第1の出力ドライバ
の論理回路図、第4図は第20出カドライバの論理回路
図、第5図はドライバの入出力端子に接続されている部
分のMO8回路図である。
1・・・・・・第1のレジスタ、2・・・・・・第1の
ゲート、4・・・・・・第1の出力ドライバ、11・・
川・第2のレジスタ、20・・・・・・第2のゲート、
21・・・・・・第2の出力ドライバ、29,30・・
・・・・PチャネルMOS)ランジスタ、31.32・
・・・・・NチャネルMOS)ランジスタ、33・・・
・・・入出力端子。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図
第5図
手続補正書
昭和60年 6 月(lj 1]
1事件の表示
昭和69年1.1許願第69344号
2発明の名称
マイクロコンピユータの入出力回路
3補正をする者
事1′1占のjす田n、 4t、、l、 許 出 願
人(1: i!Ii 大阪府門真市大字閂1″(100
6番地4代理人 〒571
住 所 大阪府門真市大字門真1006番地松下電器産
業株式会社内
6補正の対象
明細書の発明の詳細な説明の欄
図 面
6、補正の内容
(1)明細書4ペ一ジ4行目の「ポート1〜8」を「ポ
ート(1)〜(8)」に補正します。
(2)明細書4ペ一ジ15〜16行目の「ポート1」を
「ポート(1)」に補正します。
(3)明細書6ペ一ジ15〜16行目の「ポート1〜7
」を「ポート(1)〜(力」に補正します。
(4)明細書7ペ一ジ6行目の1ビ一ト単位」を「ビッ
ト単位」に補正し捷す。
(5)図面第5図を添付図面のとおり補正します。
第5図
E−一づ
Z
Vo。
嘔Fig. 1 is a block diagram of the input/output circuit of port (1) according to an embodiment of the present invention, Fig. 2 is a block diagram of the input/output circuit of port (1) of the same embodiment, and Fig. 3 is a block diagram of the input/output circuit of port (1) of the same embodiment. FIG. 4 is a logic circuit diagram of the 20th output driver, and FIG. 5 is a MO8 circuit diagram of the portion connected to the input/output terminal of the driver. 1...First register, 2...First gate, 4...First output driver, 11...
River/Second register, 20...Second gate,
21... Second output driver, 29, 30...
...P channel MOS) transistor, 31.32.
...N channel MOS) transistor, 33...
...Input/output terminal. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 3
Figure 5 Procedural amendment document June 1985 (lj 1) 1 Indication of the case 1986 1.1 Patent application No. 69344 2 Name of the invention Microcomputer input/output circuit 3 Person making the correction 1'1 Occupation Application for permission
People (1: i!Ii Oaza Baru 1'', Kadoma City, Osaka Prefecture (100
No. 6 No. 4 Agent 571 Address Matsushita Electric Industrial Co., Ltd. 1006 Oaza Kadoma, Kadoma City, Osaka Prefecture 6 Detailed description of the invention in the specification subject to amendment 6 Drawing 6 Contents of amendment (1) Description 4 Correct "Ports 1 to 8" on the 4th line of the page to "Ports (1) to (8)". (2) Correct "Port 1" on lines 15-16 of page 4 of the statement to "Port (1)". (3) “Ports 1 to 7” on page 6 of the statement, lines 15 to 16
” to “port (1) to (force)”. (4) Correct the 1-bit unit on the 6th line of page 7 of the specification to “bit unit”. (5) Drawings Figure 5 is corrected as shown in the attached drawing. Figure 5 E-1Z Vo.
Claims (1)
し、そのポート単位の70−ティングを決定する第1の
レジスタと、この第1のレジスタの出力によってポート
単位位の出力を禁止する第1のゲートと、この第1のゲ
ートの出力によってポート単位でオン・オフされる第1
の出力ドライバと、入出力端子のビット単位の70−テ
ィングを決定する第2のレジスタと、この第2のレジス
タの出力によってビット単位の出力を禁止する第2のゲ
ートど、この第2のゲートの出力によってビット単位で
オン・オフされる第2の出力ドライバを有することを特
徴とするマイクロコンピュータの入出力回路。A set of several input/output terminals is defined as one port, and there is a first register that determines the 70-timing of each port, and a first register that prohibits output of each port by the output of this first register. gate, and a first gate that is turned on and off for each port by the output of this first gate.
This second gate includes an output driver, a second register that determines bit-wise 70-ting of the input/output terminal, and a second gate that inhibits bit-wise output by the output of this second register. An input/output circuit for a microcomputer, characterized in that it has a second output driver that is turned on and off in bits by the output of the microcomputer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59069344A JPS60211553A (en) | 1984-04-06 | 1984-04-06 | Input/output circuit of microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59069344A JPS60211553A (en) | 1984-04-06 | 1984-04-06 | Input/output circuit of microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60211553A true JPS60211553A (en) | 1985-10-23 |
Family
ID=13399831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59069344A Pending JPS60211553A (en) | 1984-04-06 | 1984-04-06 | Input/output circuit of microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60211553A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336338A (en) * | 1986-07-28 | 1988-02-17 | モトロ−ラ・インコ−ポレ−テッド | Interrupt demand generator |
-
1984
- 1984-04-06 JP JP59069344A patent/JPS60211553A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336338A (en) * | 1986-07-28 | 1988-02-17 | モトロ−ラ・インコ−ポレ−テッド | Interrupt demand generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04188649A (en) | Integrated circuit | |
US4652773A (en) | Integrated circuits with electrically erasable electrically programmable latch circuits therein for controlling operation | |
JPS60211553A (en) | Input/output circuit of microcomputer | |
JP2636749B2 (en) | XOR circuit, inverting selector circuit, and adding circuit using the same | |
JPH0766669B2 (en) | Decoder buffer circuit | |
JPS5833633B2 (en) | MOS transistor decoder | |
KR930022370A (en) | Semiconductor memory device | |
KR880008545A (en) | Decoding circuit | |
JP3262258B2 (en) | Data transmission circuit | |
EP0228649A2 (en) | CMOS encoder circuit | |
JPS59501965A (en) | buffer circuit | |
JPH05216818A (en) | Bus circuit | |
US6392445B2 (en) | Decoder element for producing an output signal having three different potentials | |
JPH07161186A (en) | Dynamic circuit for propagation of data | |
US6774697B2 (en) | Input and output port circuit | |
JPH08130477A (en) | Resistance string type d/a converter | |
KR890007290A (en) | Semiconductor memory device with level converter | |
US5513141A (en) | Single port register | |
JPH0514173A (en) | Threshold level variable buffer circuit | |
JPH0644394B2 (en) | Semiconductor memory device | |
JP3031090B2 (en) | Output port circuit | |
JPH04278291A (en) | Memory cell circuit | |
JP3050332B2 (en) | Random access memory device | |
JP2689808B2 (en) | Nonvolatile semiconductor memory device | |
JP2001051971A (en) | Input/output control circuit and microcomputer |