JPS60211547A - 演算制御装置 - Google Patents
演算制御装置Info
- Publication number
- JPS60211547A JPS60211547A JP59067433A JP6743384A JPS60211547A JP S60211547 A JPS60211547 A JP S60211547A JP 59067433 A JP59067433 A JP 59067433A JP 6743384 A JP6743384 A JP 6743384A JP S60211547 A JPS60211547 A JP S60211547A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- circuits
- self
- diagnosis
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はシステムの信頼性を高めるだめの演算制御装
置に関するものである。
置に関するものである。
従来この種の装置として第１図及び第２図に示すものが
あった。図において、ｍＡ、ＩＢはこの演算制御装置の
中であらかじめ決められた制御手順の演算を実行する中
央演算制御装置、２人、２Ｂは前記中央演算制御装置Ｉ
Ａ及びＩＢにより制御される記憶装置、３は双方の中央
演算制御装置ＩＡ、１ｍと２組の記憶装置２Ａ 、２Ｂ
とを切替える切替装置、４は外部情報を入力するための
入力信号装置、５は演算結果を外部へ出力する出力信号
装置、６Ａ、６Ｂ及び７はこれらの各装置を相互に接続
する信号接続装置、１０は制御回路の中の始動処理回路
ｂ ＩＩＡ、ＩＩＢは制御演算の動作が正常か否かを自
己判定する自己診断処理回路、１２Ａ、１２Ｂは前記自
己診断処理回路１１人。
あった。図において、ｍＡ、ＩＢはこの演算制御装置の
中であらかじめ決められた制御手順の演算を実行する中
央演算制御装置、２人、２Ｂは前記中央演算制御装置Ｉ
Ａ及びＩＢにより制御される記憶装置、３は双方の中央
演算制御装置ＩＡ、１ｍと２組の記憶装置２Ａ 、２Ｂ
とを切替える切替装置、４は外部情報を入力するための
入力信号装置、５は演算結果を外部へ出力する出力信号
装置、６Ａ、６Ｂ及び７はこれらの各装置を相互に接続
する信号接続装置、１０は制御回路の中の始動処理回路
ｂ ＩＩＡ、ＩＩＢは制御演算の動作が正常か否かを自
己判定する自己診断処理回路、１２Ａ、１２Ｂは前記自
己診断処理回路１１人。
１１Ｂによシ処理された結果を判断する故障判断回路＆
＋３Ａ、１３Ｂは被制御部を制御する演算処理回路、
１４は切替処理回路、＋５Ａ、１５Ｂは自己診断処理回
路１１Ａ、ＩＩＢの故障判断回路１２Ａ、１２Ｂの結果
により処理を行なう異常処理回路である。
＋３Ａ、１３Ｂは被制御部を制御する演算処理回路、
１４は切替処理回路、＋５Ａ、１５Ｂは自己診断処理回
路１１Ａ、ＩＩＢの故障判断回路１２Ａ、１２Ｂの結果
により処理を行なう異常処理回路である。
次に動作について説明する。
近年、シーケンスコントローラと呼ばれる演算制御装置
が各方面で採用されているが、従来は電磁式有接点継電
器、あるいは半導体無接点継電器等を使用するのが一般
的であった。シーケンスコントローラの制御方式は中央
演算制御装置（ＣＰＵと称している）において１ステツ
プ毎に信号の入出力状態をサイクリックに演算処理する
点が従来の継電器方式と大きく異っているところで、プ
ログラムによって予じめ処理手順が決められており高速
に処理される。こうしたことからシステムに対して高速
性、保守性、あるいは高信頼性等が要求される場合には
中央演算制御装置又は記憶装置を二重系にし、片側の装
置が何らかの原因で故障した場合には他の装置が故障し
た前記の装置に代って処理を行う様なシステム構成がと
られる場合がある。すなわち、通常は予じめ決められた
先発の中央演算制御装置及び記憶装置が作動するもので
ある。第１図の例は中央演算制御装置ＩＡ及び記憶装置
２人とが切替装置３を介して入力信号装置４と出力信号
装置５とに信号接続装置６Ａ、７によって接続され処理
される場合について示している。第２図は第１図の動作
を更に詳しく説明するフローチャート図で回路の動作が
正常な時には始動処理回路１０の後段に自己診断処理回
路１１Ａを配し、その自己診断機能によって内部演算回
路を点検し故障判断回路＋２Ａにて正常と判断されると
演算処理回路＋３Ａにて処理を行ない再び自己診断処理
回路１１Ａに戻る。そこで、自己診断判断回路１２Ａに
て動作上の異常が判断されると切替処理回路１４によっ
て他の中央演算制御装置に自動的に切替えられ自己診断
処理回路１１Ｂへ向い前述と同様の自己診断動作を自己
診断処理回路１１Ｂ１故障診断回路１２Ｂ、演算処理回
路１３Ｂとの間で繰り返えす。
が各方面で採用されているが、従来は電磁式有接点継電
器、あるいは半導体無接点継電器等を使用するのが一般
的であった。シーケンスコントローラの制御方式は中央
演算制御装置（ＣＰＵと称している）において１ステツ
プ毎に信号の入出力状態をサイクリックに演算処理する
点が従来の継電器方式と大きく異っているところで、プ
ログラムによって予じめ処理手順が決められており高速
に処理される。こうしたことからシステムに対して高速
性、保守性、あるいは高信頼性等が要求される場合には
中央演算制御装置又は記憶装置を二重系にし、片側の装
置が何らかの原因で故障した場合には他の装置が故障し
た前記の装置に代って処理を行う様なシステム構成がと
られる場合がある。すなわち、通常は予じめ決められた
先発の中央演算制御装置及び記憶装置が作動するもので
ある。第１図の例は中央演算制御装置ＩＡ及び記憶装置
２人とが切替装置３を介して入力信号装置４と出力信号
装置５とに信号接続装置６Ａ、７によって接続され処理
される場合について示している。第２図は第１図の動作
を更に詳しく説明するフローチャート図で回路の動作が
正常な時には始動処理回路１０の後段に自己診断処理回
路１１Ａを配し、その自己診断機能によって内部演算回
路を点検し故障判断回路＋２Ａにて正常と判断されると
演算処理回路＋３Ａにて処理を行ない再び自己診断処理
回路１１Ａに戻る。そこで、自己診断判断回路１２Ａに
て動作上の異常が判断されると切替処理回路１４によっ
て他の中央演算制御装置に自動的に切替えられ自己診断
処理回路１１Ｂへ向い前述と同様の自己診断動作を自己
診断処理回路１１Ｂ１故障診断回路１２Ｂ、演算処理回
路１３Ｂとの間で繰り返えす。
従来の演算制御装置は以上のように構成されているので
出発した中央演算制御装置が故障しない場合には併設の
他の中央演算制御装置は殆んど動作をすることもなく、
長期的に待機していることとなる。従って、長期使用中
のある時点において突然第１中央演算制御装置の故障に
よる自動切替えが他の健全な第２中央演算制御装置にな
された場合にシステムが確実に動作するか否か大変不安
である等の欠点があった。
出発した中央演算制御装置が故障しない場合には併設の
他の中央演算制御装置は殆んど動作をすることもなく、
長期的に待機していることとなる。従って、長期使用中
のある時点において突然第１中央演算制御装置の故障に
よる自動切替えが他の健全な第２中央演算制御装置にな
された場合にシステムが確実に動作するか否か大変不安
である等の欠点があった。
この発明は上記のような従来のものの欠点を除去する為
になされたもので、第１及び第２の中央演算制御装置を
常に作動状態においていつでもバアクアツプできるよう
にシステムを多重系に構成した演算制御装置を提供する
ことを目的としている。
になされたもので、第１及び第２の中央演算制御装置を
常に作動状態においていつでもバアクアツプできるよう
にシステムを多重系に構成した演算制御装置を提供する
ことを目的としている。
以下、この発明の一実施例を図について説明する。図中
、第１図と同一の部分は同一の符号をもって図示した第
３図において、２１Ａ、２１Ｂは相手側演算装置の正常
判断回路ｋ ２２Ａ、２２Ｂは中央演算制御装置ＩＡ、
ＩＢ及び記憶装置２ 人＋２Ｂの処理選択判断回路であ
る。
、第１図と同一の部分は同一の符号をもって図示した第
３図において、２１Ａ、２１Ｂは相手側演算装置の正常
判断回路ｋ ２２Ａ、２２Ｂは中央演算制御装置ＩＡ、
ＩＢ及び記憶装置２ 人＋２Ｂの処理選択判断回路であ
る。
次に、第３図の動作について以下に説明する。
図において、２組の中央演算制御装置ＩＡ、ＩＢはそれ
ぞれ始動処理回路＋ＯＡ、ＩＯＢによってスタートし、
それぞれ自己診断処理回路１１Ａ。
ぞれ始動処理回路＋ＯＡ、ＩＯＢによってスタートし、
それぞれ自己診断処理回路１１Ａ。
１１Ｂを介して故障判断回路１２Ａ、１２Ｂに状態転移
し、この故障判断回路１２Ａ、１２Ｂにおいても異常が
なければ処理選択判断回路２２Ａ。
し、この故障判断回路１２Ａ、１２Ｂにおいても異常が
なければ処理選択判断回路２２Ａ。
２２Ｂにて選択されている方のみ演算処理回路１３Ａ又
は１３Ｂを経て元の自己診断処理回路１１Ａ又はＩＩＢ
に戻る。そこで、もし、自己診断処理回路１１Ａ、ｌＩ
Ｂにおいて故障の診断が下されると故障判断回路＋２Ａ
又は１２Ｂにて異常の判定を行い他側の制御装置が異常
でないことを相手側正常判断回路２１Ａ、２１Ｂで自動
的に判断して切替処理回路＋４Ａ、１４Ｂを作動させ相
手側へ処理動作を切替える。この様にして双方の中央演
算制御装置ＩＡ、１Ｂは常に作動チェックを行ないなが
ら処理選択判断があれば演算処理できる様に待機してい
る。
は１３Ｂを経て元の自己診断処理回路１１Ａ又はＩＩＢ
に戻る。そこで、もし、自己診断処理回路１１Ａ、ｌＩ
Ｂにおいて故障の診断が下されると故障判断回路＋２Ａ
又は１２Ｂにて異常の判定を行い他側の制御装置が異常
でないことを相手側正常判断回路２１Ａ、２１Ｂで自動
的に判断して切替処理回路＋４Ａ、１４Ｂを作動させ相
手側へ処理動作を切替える。この様にして双方の中央演
算制御装置ＩＡ、１Ｂは常に作動チェックを行ないなが
ら処理選択判断があれば演算処理できる様に待機してい
る。
以上のようにこの発明によれば中央演算制御装置と記憶
装置とを併設２重系とし２組の相手側正常判断回路及び
処理選択判断回路等を有機的に結合して常に演算処理が
できる状態に環状処理動作を実行し待機させるようにシ
ステム構成したのでシステムの信頼性が非常に高い演算
装置を得ることができる効果がある。
装置とを併設２重系とし２組の相手側正常判断回路及び
処理選択判断回路等を有機的に結合して常に演算処理が
できる状態に環状処理動作を実行し待機させるようにシ
ステム構成したのでシステムの信頼性が非常に高い演算
装置を得ることができる効果がある。
第１図は従来の演算装置を示すシステムブロック図、第
２図は従来の制御装置の動作順序を示すフローチャート
図、第３図はこの発明の一実施例による制御装置のフロ
ーチャート図である。 ｌＡ、ｌＢ・・・中央演算装置（ＣＰＵ）、２Ａ。 ２Ｂ・・・記憶装置、３・・・切替装置、４・・・入力
信号装置、５・・・出力信号装置１６Ａ、６Ｂ、７・・
・信号接続装置、１０．ＩＯＡ、ＩＯＢ・・・始動処理
回路、１１Ａ、１１Ｂ・・・自己診断処理回路１１２Ａ
、１２Ｂ・・・故障判断回路、＋３Ａ、１３Ｂ・・・演
算処理回路、１４・・・切替処理回路１ １５Ａ、１５
Ｂ・・・異常処理回路、２１Ａ、２１Ｂ・・・相手側正
常判断回路、２２Ａ、２２Ｂ・・・処理選択判断回路。 特許出願人 三菱電機株式会社
２図は従来の制御装置の動作順序を示すフローチャート
図、第３図はこの発明の一実施例による制御装置のフロ
ーチャート図である。 ｌＡ、ｌＢ・・・中央演算装置（ＣＰＵ）、２Ａ。 ２Ｂ・・・記憶装置、３・・・切替装置、４・・・入力
信号装置、５・・・出力信号装置１６Ａ、６Ｂ、７・・
・信号接続装置、１０．ＩＯＡ、ＩＯＢ・・・始動処理
回路、１１Ａ、１１Ｂ・・・自己診断処理回路１１２Ａ
、１２Ｂ・・・故障判断回路、＋３Ａ、１３Ｂ・・・演
算処理回路、１４・・・切替処理回路１ １５Ａ、１５
Ｂ・・・異常処理回路、２１Ａ、２１Ｂ・・・相手側正
常判断回路、２２Ａ、２２Ｂ・・・処理選択判断回路。 特許出願人 三菱電機株式会社
Claims (1)
- 信号接続装置を介して切替装置に結合された入力信号装
置及び出力信号装置と、前記切替装置に他の信号接続装
置によって夫々結合され２重系を構成する第１中央演算
制御装置と第１記憶装置及び第２中央制御装置と第２記
憶装置とから成る演算制御装置において、前記第１及び
第２の中央演算制御装置内に設けた自己診断処理回路、
故障判別回路及び演算処理回路を流れる自己診断処理情
報が夫々環状とした回路系を更に切替処理回路を介して
カスケードにループ結合し、前記夫々の自己診断回路を
常時環状に確認動作させ第１（又は第２）の中央演算制
御装置に異常が発生したとき直ちに第２（又は第１）の
中央演算制御装置の動作状態をチェックし健全な場合に
限り前記第２（又は第１）の中央演算装置に前記切替装
置によって自動切替えをするように回路構成した。こと
を特徴とする演算制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067433A JPS60211547A (ja) | 1984-04-06 | 1984-04-06 | 演算制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067433A JPS60211547A (ja) | 1984-04-06 | 1984-04-06 | 演算制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211547A true JPS60211547A (ja) | 1985-10-23 |
Family
ID=13344773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067433A Pending JPS60211547A (ja) | 1984-04-06 | 1984-04-06 | 演算制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211547A (ja) |
-
1984
- 1984-04-06 JP JP59067433A patent/JPS60211547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10747186B2 (en) | Multi-channel control switchover logic | |
| US6192485B1 (en) | Redundant apparatus | |
| JPH0449181A (ja) | エレベータの群管理制御装置 | |
| CN114355760A (zh) | 一种主控制站及其热备冗余控制方法 | |
| JPH08265319A (ja) | 二重化監視制御システム | |
| JPS60211547A (ja) | 演算制御装置 | |
| JPH0223120B2 (ja) | ||
| KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| KR200183008Y1 (ko) | 근거리 정보 통신망 시스템의 통신망 자동복구장치 | |
| JPH02171801A (ja) | 並列多重電子連動装置ならびにその切換方法 | |
| JPS6097402A (ja) | 演算制御装置 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JP2555214B2 (ja) | 障害被疑装置の制御方法 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS5920056A (ja) | 二重化構成装置における現用ユニツト設定方式 | |
| JP2750165B2 (ja) | ２重化中継回線における正常中継回線の選択方法及び装置 | |
| JPH05120048A (ja) | 障害識別方式 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| KR100295894B1 (ko) | 엘리베이터의 군관리 제어장치 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH05143381A (ja) | 待機冗長方式 | |
| JPH02157945A (ja) | 同期２重化電力制御用ディジタルコントローラ |