JPS60206033A - 半導体集積回路素子 - Google Patents
半導体集積回路素子Info
- Publication number
- JPS60206033A JPS60206033A JP59061799A JP6179984A JPS60206033A JP S60206033 A JPS60206033 A JP S60206033A JP 59061799 A JP59061799 A JP 59061799A JP 6179984 A JP6179984 A JP 6179984A JP S60206033 A JPS60206033 A JP S60206033A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- thin film
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の第1」用分野)
本発明は電子機器用半導体集積回路素子に係シ、特に表
面にダイヤモンド構造の薄膜を形成した半導体集積回路
素子に関するものである。
面にダイヤモンド構造の薄膜を形成した半導体集積回路
素子に関するものである。
(従来技術)
電子機器はその使用条件が厳しく、特に微小電力化技術
に支えられて半導体集積回路素子の性能向上によシミ子
機器の小型化が可能となっている。
に支えられて半導体集積回路素子の性能向上によシミ子
機器の小型化が可能となっている。
そして、現在半導体集積回路素子はシリコン単結晶に気
相成畏・酸化・選択拡散などブレーナ加工法によって、
加工されている。
相成畏・酸化・選択拡散などブレーナ加工法によって、
加工されている。
しかしながら、半導体集積回路素子は超小型化の利点を
もつが、大電力・高圧の回路は実現できない等の欠点を
もっている。それは、半導性機能のダイオード−トラン
ジスター等を構成するpy接合部での抵抗発熱による蓄
熱作用の問題に重大な欠陥を有するからである。
もつが、大電力・高圧の回路は実現できない等の欠点を
もっている。それは、半導性機能のダイオード−トラン
ジスター等を構成するpy接合部での抵抗発熱による蓄
熱作用の問題に重大な欠陥を有するからである。
抵抗発熱による熱は、主として電気的絶縁膜の酸化シリ
コンを介して配線゛成極のアルミニウムに伝わシ、パッ
ケージを通じて外部に熱伝導放散され、更に強制空冷な
どの処理によって熱的問題を対処している。それは、発
熱部に直接接触する酸化シリコンが電気的高抵抗である
けれども熱伝導度に劣るために起るのである。
コンを介して配線゛成極のアルミニウムに伝わシ、パッ
ケージを通じて外部に熱伝導放散され、更に強制空冷な
どの処理によって熱的問題を対処している。それは、発
熱部に直接接触する酸化シリコンが電気的高抵抗である
けれども熱伝導度に劣るために起るのである。
このように、電子機器を構成する半導体集積回路素子特
に駆動用半導体集積回路素子には、電気的高抵抗でかつ
熱伝導度の良好な材質が要望されている。しかしながら
、精密かつ複雑な加工が行なわれねばならない上に、コ
スト上からもその材質は自づと限定されてしまっている
のが現状である。
に駆動用半導体集積回路素子には、電気的高抵抗でかつ
熱伝導度の良好な材質が要望されている。しかしながら
、精密かつ複雑な加工が行なわれねばならない上に、コ
スト上からもその材質は自づと限定されてしまっている
のが現状である。
(発明の目的)
本発明は、これらの欠点を除去し、高抵抗ならびに熱伝
導度の良いことを要求される部分にダイヤモンド構造の
薄膜をコートすることによシ、従来と全く異なった良好
なる特性を有し、信頼性の高い半導体集積回路素子を提
供することを目的とする。
導度の良いことを要求される部分にダイヤモンド構造の
薄膜をコートすることによシ、従来と全く異なった良好
なる特性を有し、信頼性の高い半導体集積回路素子を提
供することを目的とする。
(発明の構成)
以下図面に基いて本発明の実@ lij+を龜明する。
第1図は本発明による半導体集積回路素子、を製造する
装置を示す説明図、第2図は末完#!Aによる半導体集
積回路素子を示し、(a)は平面図、(b)は主要断面
図である。
装置を示す説明図、第2図は末完#!Aによる半導体集
積回路素子を示し、(a)は平面図、(b)は主要断面
図である。
本発明による半導体集積回路素子は、真空低圧中でアー
ク放電による炭素化合物気体のイオンを照射しながら、
ダイヤモンド構造の炭素を堆積させたものであシ、この
製造装置を以下に説明する。
ク放電による炭素化合物気体のイオンを照射しながら、
ダイヤモンド構造の炭素を堆積させたものであシ、この
製造装置を以下に説明する。
第1図において真空ペルジャー1内の上部中央に基板保
持具2が網目グリッド3の上に基板4を乗ぜた構造であ
シ、この基板4の上部に基板加熱用フィラメント5が設
置されている。底部中央には、蒸着源の気体を吐出する
ためのノズル6の周囲に゛或磁界コイル7並びにこのノ
ズル6の上部に接近して蒸発源気体加熱用フィラメント
8が設置されている。又基板保持具2及びノズル6との
間にシャッター9が配設されている。
持具2が網目グリッド3の上に基板4を乗ぜた構造であ
シ、この基板4の上部に基板加熱用フィラメント5が設
置されている。底部中央には、蒸着源の気体を吐出する
ためのノズル6の周囲に゛或磁界コイル7並びにこのノ
ズル6の上部に接近して蒸発源気体加熱用フィラメント
8が設置されている。又基板保持具2及びノズル6との
間にシャッター9が配設されている。
蒸発源気体メタン・アセチレン等炭素化合物をノズル6
を介して導入され、直流電界10を加えた電磁界コイル
7Vc−よる磁界によってイオン化効率を高めながら、
交流電界12で気体加熱用フィラメント8を加熱し、気
体を熱分解し、かつ気体加熱用フィラメント8と絶縁バ
イブ11によシ絶縁されたノズル6との間のアーク電界
13によシイオン化される。そのイオン化された蒸発物
質が。
を介して導入され、直流電界10を加えた電磁界コイル
7Vc−よる磁界によってイオン化効率を高めながら、
交流電界12で気体加熱用フィラメント8を加熱し、気
体を熱分解し、かつ気体加熱用フィラメント8と絶縁バ
イブ11によシ絶縁されたノズル6との間のアーク電界
13によシイオン化される。そのイオン化された蒸発物
質が。
交流電界14で基板加熱用フィラメント5を加熱して、
それによシ予め加熱された基板4に同かつて直流電界1
5を受けて加速される。その時グリッド6に工って炭化
水素不純イオンが除去され、炭素イオンのみがグリッド
3によシ増加速されて基板保持具21Cある基板40表
面上にダイヤモンド薄膜が形成される。この場合基板は
低温加熱で充分であり、ヌ短時間に厚いダイヤモンド薄
膜が密着性艮く形成される。
それによシ予め加熱された基板4に同かつて直流電界1
5を受けて加速される。その時グリッド6に工って炭化
水素不純イオンが除去され、炭素イオンのみがグリッド
3によシ増加速されて基板保持具21Cある基板40表
面上にダイヤモンド薄膜が形成される。この場合基板は
低温加熱で充分であり、ヌ短時間に厚いダイヤモンド薄
膜が密着性艮く形成される。
このように1、メタン・アセチレン等炭素化合物気体を
加熱アーク放電させながら基板表面に炭素蒸発物質を堆
積することKより、ダイヤモンド構造の薄膜を夛面に形
成した半導体集積回路素子が得られる。第2□□□に示
す半導体集積回路素子は第1図に示す装置で以下のよう
にして製造される。
加熱アーク放電させながら基板表面に炭素蒸発物質を堆
積することKより、ダイヤモンド構造の薄膜を夛面に形
成した半導体集積回路素子が得られる。第2□□□に示
す半導体集積回路素子は第1図に示す装置で以下のよう
にして製造される。
P型シリコン単結晶の上に、”J結晶を気相成畏すセた
シリコンウエハーヲ、ステンレス製ペルジャー1の上部
に、ウェハー表面を下にしてセットし予め200℃に加
熱しに0下部蒸発源ノズル6から高純度メタンガスを導
入した。電磁界コイル7を!15V1.5A、蒸発源気
体加熱用フィラメント8を10V75A、アーク放電界
13を50v2Δでイオン化させ基板4との直流電界1
0を500V10mAにより蒸発堆積させた。薄膜形成
中のペルジャー1内部のガス分子圧力の状況をビラニ真
空計によシモニター1. Q、 I Torrに維持し
に0この構成で、シャッター9の開閉によシ約30分間
蒸着を行なった。そしてダイヤモンド膜付きシリコンウ
エノ・−の表面の一部にレジスト法酸素高周波プラズマ
によシ穴あけ加工して、穴あけ部の表面へP型となるよ
う不純物付着させて加熱によシ選択拡散させ、再び前記
の条件で、その表面にダイヤモンド薄膜を堆積させる。
シリコンウエハーヲ、ステンレス製ペルジャー1の上部
に、ウェハー表面を下にしてセットし予め200℃に加
熱しに0下部蒸発源ノズル6から高純度メタンガスを導
入した。電磁界コイル7を!15V1.5A、蒸発源気
体加熱用フィラメント8を10V75A、アーク放電界
13を50v2Δでイオン化させ基板4との直流電界1
0を500V10mAにより蒸発堆積させた。薄膜形成
中のペルジャー1内部のガス分子圧力の状況をビラニ真
空計によシモニター1. Q、 I Torrに維持し
に0この構成で、シャッター9の開閉によシ約30分間
蒸着を行なった。そしてダイヤモンド膜付きシリコンウ
エノ・−の表面の一部にレジスト法酸素高周波プラズマ
によシ穴あけ加工して、穴あけ部の表面へP型となるよ
う不純物付着させて加熱によシ選択拡散させ、再び前記
の条件で、その表面にダイヤモンド薄膜を堆積させる。
更に、その表面の一部に高周波プラズマ′F、、あけ一
不純物N型選択拡散−ダイヤモンド薄膜生成をくシ返し
、半導体集積回路素子であるトランジスターを製作した
。局部的に都合1〜5回のダイヤモンド薄膜堆積を行な
う。
不純物N型選択拡散−ダイヤモンド薄膜生成をくシ返し
、半導体集積回路素子であるトランジスターを製作した
。局部的に都合1〜5回のダイヤモンド薄膜堆積を行な
う。
得られたシリコンウェハーの表面には、1回当p10,
000オングストローム、都合3回で約30.000オ
ングストロームの灰黒色薄膜19が形成されていた。電
子線回折のパターンではダイヤモンドに相当しておシ、
又200℃に加熱し、室温水中に急投入したが全くはが
れ等認められなかった。測定の結果、抵抗は1015Ω
副であシ、熱伝導度は2.000 W @ ml ・に
1であった。前述のトランジスター素子の上に真空蒸着
法で電極配線アルミニウムを蒸着したあと、酸化シリコ
ンを絶縁膜とし大同様の半導体集積回路素子トランジス
ターと比較して、50℃長時間強制私動動作実験の結果
、1000時間当シ故障率の平均はα0001%であシ
、100倍以上の+il久性であつ飢 その実験結果、表面はクラック、変色、はがれ等異常に
みられなかった。
000オングストローム、都合3回で約30.000オ
ングストロームの灰黒色薄膜19が形成されていた。電
子線回折のパターンではダイヤモンドに相当しておシ、
又200℃に加熱し、室温水中に急投入したが全くはが
れ等認められなかった。測定の結果、抵抗は1015Ω
副であシ、熱伝導度は2.000 W @ ml ・に
1であった。前述のトランジスター素子の上に真空蒸着
法で電極配線アルミニウムを蒸着したあと、酸化シリコ
ンを絶縁膜とし大同様の半導体集積回路素子トランジス
ターと比較して、50℃長時間強制私動動作実験の結果
、1000時間当シ故障率の平均はα0001%であシ
、100倍以上の+il久性であつ飢 その実験結果、表面はクラック、変色、はがれ等異常に
みられなかった。
なお本発明において、シリコン単結晶上に形成する前述
のような高抵抗・熱伝導度の良い薄膜は1回当シミ00
0〜12,000オングストロームが望ましい。
のような高抵抗・熱伝導度の良い薄膜は1回当シミ00
0〜12,000オングストロームが望ましい。
なお本発明の構成は、少なくともシリコン単結晶の表面
にダイヤモンド膜を形成したことを特徴とするが、シリ
コン単結晶の上に酸化シリコンを形成し、更に電極配線
したアルミニウムの上にダイヤモンド膜を形成しても、
熱伝導の良い半導体集積回路素子が得られた。
にダイヤモンド膜を形成したことを特徴とするが、シリ
コン単結晶の上に酸化シリコンを形成し、更に電極配線
したアルミニウムの上にダイヤモンド膜を形成しても、
熱伝導の良い半導体集積回路素子が得られた。
(発明の効果)
以上述べてきたように、本発明によれば、表面にダイヤ
モンド薄膜が形成されているため、高抵抗ならびに熱伝
導度が良く、信頼性の高い半導体集積回路素子が提供で
き、工業的価値は極めて大なるものである。
モンド薄膜が形成されているため、高抵抗ならびに熱伝
導度が良く、信頼性の高い半導体集積回路素子が提供で
き、工業的価値は極めて大なるものである。
第1図は、本発明による半導体集積回路素子を製造する
装置を示す説明図、第2図は本発明の一実施例で(a)
は上面図、(b)は主要断面崗である。 1・・・真空ペルジャー 2・・・基板保持具 5・・・グリッド 4・・・基板 5・・・基板加熱用フィラメント 6・・・ノズル 7・・・電磁界コイル 8・・・気体加熱用フィラメント 9・・・シャッター 10・・・直流電界 11・・・絶絶バイブ 12・・・交流電界 13・・・アーク醒界 14・・・交流電界 15・・・直流電界 16・・・コレクタ電極 17・・・ペース電極 18・・・エミッタ電極 19・・・ダイヤモンド薄膜コート 20・・・エミッタ拡散層 21・・・ベース拡散層 22・・・コレクタ拡散層 25・・・N型層 24・・・P型層 以上 出願人 セイコー電子工業株式会社
装置を示す説明図、第2図は本発明の一実施例で(a)
は上面図、(b)は主要断面崗である。 1・・・真空ペルジャー 2・・・基板保持具 5・・・グリッド 4・・・基板 5・・・基板加熱用フィラメント 6・・・ノズル 7・・・電磁界コイル 8・・・気体加熱用フィラメント 9・・・シャッター 10・・・直流電界 11・・・絶絶バイブ 12・・・交流電界 13・・・アーク醒界 14・・・交流電界 15・・・直流電界 16・・・コレクタ電極 17・・・ペース電極 18・・・エミッタ電極 19・・・ダイヤモンド薄膜コート 20・・・エミッタ拡散層 21・・・ベース拡散層 22・・・コレクタ拡散層 25・・・N型層 24・・・P型層 以上 出願人 セイコー電子工業株式会社
Claims (1)
- 【特許請求の範囲】 (1) 少なくとも表面にダイヤモンド構造の薄膜を形
成したことを特徴とする半導体集積回路素子。 (2、特許請求の範囲第1項記載の半導体集積回路素子
において、ダイヤモンド構造の薄膜は電気的絶縁膜とし
て用いることを特徴とする半導体集積回路素子。 (3)%許請求の範囲第2項記載の半導体集積回路素子
はm動用半導体集積回路素子であシかつ、ダイヤモンド
構造の薄膜は熱放散膜として用いられていることを/i
徴とする半導体集積回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59061799A JPS60206033A (ja) | 1984-03-29 | 1984-03-29 | 半導体集積回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59061799A JPS60206033A (ja) | 1984-03-29 | 1984-03-29 | 半導体集積回路素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60206033A true JPS60206033A (ja) | 1985-10-17 |
Family
ID=13181505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59061799A Pending JPS60206033A (ja) | 1984-03-29 | 1984-03-29 | 半導体集積回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60206033A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7161447B2 (en) | 2002-09-25 | 2007-01-09 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator, piezoelectric filter, and communication apparatus |
-
1984
- 1984-03-29 JP JP59061799A patent/JPS60206033A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7161447B2 (en) | 2002-09-25 | 2007-01-09 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator, piezoelectric filter, and communication apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0285445B1 (en) | Electric circuit having superconducting multilayered structure and manufacturing method for same | |
US4897171A (en) | Wafer susceptor | |
JP3445393B2 (ja) | ヒートシンクした電子部品の作成方法及びその電子部品 | |
JP2694668B2 (ja) | 基板保持装置 | |
JP3428984B2 (ja) | 安定化層及びその製法 | |
JP2004104004A (ja) | 圧接型半導体装置 | |
JP3077623B2 (ja) | プラズマ化学気相成長装置 | |
JPS59156998A (ja) | 窒化ほう素皮膜及びその製造方法 | |
US3437888A (en) | Method of providing electrical contacts by sputtering a film of gold on a layer of sputtered molybdenum | |
EP0239746A2 (en) | Method for manufacturing a semiconductor device | |
JP3509856B2 (ja) | 安定化層のための保護層及びその製法 | |
JPS60206033A (ja) | 半導体集積回路素子 | |
US5250327A (en) | Composite substrate and process for producing the same | |
JPH0624221B2 (ja) | 高熱伝導性絶縁基板およびその製法 | |
US5274268A (en) | Electric circuit having superconducting layered structure | |
JP3273827B2 (ja) | 半導体装置およびその製造方法 | |
JP3093224B2 (ja) | 半導体装置 | |
JP2639681B2 (ja) | 炭素膜の形成された電子装置の作製方法 | |
JPH06140358A (ja) | 半導体装置の製造方法 | |
JPH02130915A (ja) | プラズマ処理装置 | |
JPS59139641A (ja) | 静電吸着装置の製造方法 | |
JPH03203285A (ja) | プリント配線板の製造方法 | |
JP2535581B2 (ja) | 炭素膜作製方法 | |
JPS62254450A (ja) | 絶縁基体とその製造方法 | |
JPH07201779A (ja) | 電極配線およびその形成方法 |