JPS60202479A - 動的記憶装置をリフレツシユする方法 - Google Patents

動的記憶装置をリフレツシユする方法

Info

Publication number
JPS60202479A
JPS60202479A JP59059297A JP5929784A JPS60202479A JP S60202479 A JPS60202479 A JP S60202479A JP 59059297 A JP59059297 A JP 59059297A JP 5929784 A JP5929784 A JP 5929784A JP S60202479 A JPS60202479 A JP S60202479A
Authority
JP
Japan
Prior art keywords
video
data
row
storage device
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59059297A
Other languages
English (en)
Inventor
アンドリユー ロネイカ,ジユニア
ジヨセフ ジエイ.サロフイーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Welch Allyn Inc
Original Assignee
Welch Allyn Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Welch Allyn Inc filed Critical Welch Allyn Inc
Priority to JP59059297A priority Critical patent/JPS60202479A/ja
Publication of JPS60202479A publication Critical patent/JPS60202479A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、一般にビデオ装置用の動的記憶装置リフレッ
シュ方法に関するものであり、更に詳細に述べれば、ビ
デオ表示装置を作動するのlこ用いられる動的記憶装置
をリフレッシュする方法に関するものである。
典型的には、ビデオ映像情報は行毎のモードで記憶装置
から読出すことのできるデジタル化されたデータ型式の
装置に記憶され、線毎のシーケンスでビデオ表示装置を
作動する。静的記憶装置がビデオ表示装置を作動するの
に用いられる場合、前記装置はフィールド全体を走査す
るのに要する全時間期間に渡って前記データを保持する
ことができる。一方、実歴的な動的記憶装置は、一般に
1通常のビデオフィールド中。
九回程リフレッシュしなければ7Sfらない。しかしな
がら、静的記憶装置は、比較的高額であり。
かつ多くの空間も必要とする。一方、動的記憶装置は、
映像データを記憶する手段として価格的に魅力のある手
段となっており1作動に要する電力も少なくてすみ、か
つより高度の構成。
すなわち、同容量の静的記憶装置と比較した場合、単位
面積当たりのセルが多い構成に適している。
多くの米国特許によって動的記憶装置をリフレッシュす
る種々の技術が開示されているが。
本出願人に周知のこれら特許として、 46B4.897 4.04[1,1224,25:υ
761691.5B6 4,079,462 4.29
1951473λ879 4.20415? 4.29
L9S2八729722 4,207.618 4.2
94480へ79へ961 4.249,247 4.
32へ566がある。しかしながら、これらの特許のい
ずれも、各フィールドが16ミリ秒よりわずかに高く走
査される標準的ビデオ表示装置の走査速度に特に適合す
るりフレツシング装置について開示していない。これら
先行技術によるリフレッシング装置の殆んどがリフレッ
シング機能を実行する別個のリフレッシュアドレスカウ
ンタおよびマルチプレキシングの別のレベルを必要とし
1機器の価格、および装置の大きさならびに複雑性を増
大させることに更に注意されたい。
(2) 発明の概要 よって1本発明の目的は動的記憶装置、更iこ詳細に述
べれは、ビデオ表示装置を作動するのに用いられる動的
記憶装置を改良することである。
本発明の別の目的は、ビデオ表示装置を作動する標準的
ビデオフィールド速度で記憶装置から読出されるデジタ
ル化された映像データを記憶するのに用いられる動的記
憶装置をリフレッシュすることである。
本発明の更に別の目的は、ビデオ表示装置を作動するの
に用いられる動的記憶装置をリフレッシュするために必
要とされるハードウェアの量を減少させることである。
本発明の他の目的は、ビデオ表示装置を作動するのに用
いられる動的記憶装置をリフレッシュするために必要と
される回路の価格を下げることである。
本発明の更に他の目的は、水平帰線中リフレッシュする
ことによって各ビデオフィールド中何回かビデオ表示装
置を作動するのに用いられる動的記憶装置をリフレッシ
ュすることである。
本発明のこれら目的は、ビデオ表示装置を作動するのに
用いられる動的記憶装置をリフレッシュする技術によっ
て達成されるが、前記ビデオ表示装置において、映像デ
ータは線毎のシーケンスで走査され、水平帰線間隔が線
と線の間に設けられている。行アドレスカウンタによっ
て記憶装置がアドレス指定され、記憶装置の第1の表示
行がラッチされる。次いで列アドレスカウンタによって
記憶装置がアドレス指定され。
その結果、ラッチされた行のセルがビデオ速度で読み出
され、映像データの一つの線が表示される。帰線間階中
1行アドレスカウンタによって複数回記憶装置が増分さ
れ、所定数の行のデータがリフレッシュされる。次いで
、上記シーケンスが、データフィールド全体を表示する
のに必要なだけ何回も繰り返される。各表示された行間
で開始されたりフレツシングサイクル数は、各記憶セル
が、リフレッシュされなければならないがその前に映像
データを保持できる。
時間の関数である。記憶装置が標準的テレビ表示装置を
作動するのに用いられる典型的適用において、各行は一
度に表示され、ビデオフィールド中9回リフレッシュさ
れる。本発明のこれらの目的をより一層理解するため、
本発明の実施側について添付の図面を参照しながら説明
する。
(3) 良好な実施例についての説明 本発明は、標準的ビデオ表示装置を作動するのに使用さ
れる動的記憶装置をリフレッシュする技術に関するもの
である。ビデオ装置が図示されていないが、前記ビデオ
装置は1表示スクリーン、および関連する偏向回路とを
備えており、線毎のシーケンスで映像データを走査し。
1フイールドのデータを与えるのが判る。先行技術では
周知の如く、ダイナミックランダムアクセスメモIJ(
RAM)である記憶装置は1表示装置の偏向と同期して
アクセスされ、それによってデータの各アクセスされた
行は表示情報の一つの線を生ずる。更に、本発明の装置
は1本発明の範囲から逸脱せずに、黒白ビデオ装置また
はカラービデオ装置のいずれにも使用できるということ
にも注意されたい。前記カラー装置では、三つの別個の
記憶駆動装置が、赤、緑。
および宵の映像データを発生するのに使用される。しか
しながら、前記三つの記憶駆動装置の各駆動装置に用い
られるリフレッシング技術は同じものであり、従って、
リフレッシング装置の一つだけについて、より詳細に以
下説明する。
初めに、第1図では1本発明を実施するりフレツシング
装置10がブロック図で示しである。
前記装置は、デジタル化された映像データを記憶し、か
つ、アクセスされると、スクリーン上に表示するためこ
のデータをビデオ装置の表示回路ζこ送るのに適した。
RAM11を備えている。
前記RAM11が図示されているが、必ずしも単一チッ
プに制限されていないことが判る。しかしながら、前記
記憶装置は、ビデオ表示装置と同期のビデオ速度でアク
セスされる行および列でデータを記憶するよう構成され
ており、記憶されたデータは、記憶装置の各行にデータ
の線(ライン)を1本与えて線毎のシーケンスで表示さ
れるようにしである。本発明を開示するために、記憶セ
ルは、256行、256列の形式で構成されており、従
って、映像データの一つの完全なフィールドを記憶する
ことができると仮定する。先行技術において典型的であ
ったように。
記憶装置にはリフレッシュ性能も備えられており、それ
によって、一つの行全体に記憶されたデータは、前記性
が行アドレスストローブパル1によって作動されるとリ
フレッシュされる。
データ出力線12によって記憶装置からビデオ表示装置
へデータがアクセスされる。データ入力線15は、新デ
ータを記憶装置に印加するのに用いられる。前記データ
は1例えば垂@帰線間隔中のように典型的にはフレーム
間で品質が改善される。記憶装置に記憶された情報の行
および列は、一対の8ビツト二進カウンタによって呼出
されて表示するか、または呼出されてリフレッシュする
かいずれかを行なう。前記カウンタは、第1の行アドレ
スカウンタ15および第2の列アドレスカウンタ16と
を備えている。各カウンタからのアドレスは、アドレス
線1B−20を介して単一のマルチプレクサ17を通っ
て前記RAMに送られる。
ビデオマスタシーケンサ21は、リフレッシュ兼表示装
置によって行なわれる動作シーケンスを制御し、かつそ
の時間を計るのに用いられる。前記シーケンサは、二進
カウンタならびに記憶装置に印加される行アドレススト
ローブパルスおよび列アドレスストローブパルス双方ヲ
発生するのに用いられる。ストローブパルスの時間はシ
ーケンサを介して計られ、記憶装置に記憶されたデータ
がアクセスされるようにし。
それが、追加カウンタまたはマルチプレキシングの高い
レベルを必要とせずに、各ビデオフィールド中−ifこ
表示されることもできるし、何回もリフレッシュされる
こともできるようにしている。カウンタは、また、シー
ケンサによって発生されたリセット信号によって、リセ
ットされる。
第2図は、標準ビデオフィールドの、ある重要なタイミ
ング特性を図示したものである。前記フィールドは1時
間に対してプロットされた線50−こよって図示されて
いる。図示の如く。
前記フィールドはビデオデータの線を244本有してあ
り、前記線は、シーケンスで、および垂直帰線間隔で走
査される。各フィールドは垂直帰線間隔を有しており、
1秒当り約60回生じ、16.68ミリ秒の時間幅を有
している。それとは対照的に、殆んどの動的記憶装置セ
ルの最大記憶時間は2ミリ秒よりわずかに少ないことに
注意されたい。このことは、各セルが、リフレッシュさ
れなけれはならないがその前に約2ミIJ秒程使用可能
な電荷を保持することができるということを意味してい
る。お判りのように。
1フイールドにつき1度動的記憶装置を介して走査する
と、十分時間をかけて動的セルをリフレッシュし、記憶
装置によって所望の映像情報が保持されるようにするこ
とはできなくなる。
さて、第3図では、ビデオデータの単一線が52に図示
されている。前記線は、256個の画素、すなわち表示
セルから成るが、前記表示セルは記憶装置から送られる
データに応答して選択的に励磁され、視覚的に識別可能
な表示パターンを生ずる。各線の末端には水平帰線間隔
が設けられており、前記間隔によって、掃引線が走査位
置の次の開始点に戻されるのを可能としている。この水
平帰線間隔中、同期パルスおよび台形レベルがビデオ部
によって与えられる。
図示の如く、各ビデオ線は正確に6456マイクロ秒の
時間中を有している。
既に明らかなように、1行lこつき1本の線。
および1列につき1画素、とに基づき駆動記憶装置ζこ
ビデオ情報を記憶すると都合がよい。よって、動作の“
頁(ページ)″モードが本発明による記憶装置に使用さ
れているが、前記記憶装置では、記憶装置の各行が映像
データの1本の完全な線を有している。表示線期間開始
時において、長い行アドレスストローブパルス40(第
3図参照)がシーケンサによって発生される。この時1
選択された行アドレスが記憶装置内にラッチされ、セル
の行からのデータが関連する感知増幅器へと転送される
ようにする。同時にセルがリフレッシュされる。RAS
が低レベルになると直ちに、第3図42に図示の几ow
ハi官が低レベルになり、記憶装置への列アドレスを可
能にする。iおよびRow Eiが低レベルとなってい
る間に第3図44に図示の6西をストローブすることに
よって、アドレス指定された感知増幅器の情報が記憶装
置の出力緩衝器lこ転送され1次いで表示装置へと転送
される。後続のOA8のサイクルによって、種々の感知
増幅器がアドレス指定される度毎にデータの完全な行が
1表示装置へ転送される。
前記シーケンサは、長い行アドレスストローブパルスを
発生するばかりでなく、水平帰線間隔中性カウンタを8
回増分させるよう構成されている。これら短かいパルス
幅が第5図45−43に図示しである。上記の如く、前
記動的記憶装置は、新規の行がアドレス指定される度毎
iこデータの完全な行を自動的にリフレッシュするよう
構成されている。従って、各線の時間幅中記憶装置の9
行がリフレッシュされる。
第4図に図示した表によって1行アドレスカウンタが増
分される際のりフレツシング手続が図示されている。図
示の如く、カウンタは、第1の線がスクリーンに表示さ
れている期間中9回増分される。従って1表示されるこ
とになっている次の行は、記憶装置の10番目の行とな
る。記憶装置の10番目の行は、アクセスされると表示
装置の第2の線となる。第2の水平帰線間隔中、また更
に8つの行がリフレッシュされる。次いで、この手続は
1表示装置の244本の線全てがアクセスされる時まで
続けられる。
結局、全記憶は、各フィールド中丸9回走査され、従っ
て、2ミリ秒リフレッシュする必要条件が完全に満たさ
れる。本発明による技術が映像記憶中および映像再生中
いずれに使用される際も、データの不自然なスクランプ
リングを一切必要としない。発生する唯一の追加機器用
費用は各表示時間の最後に8つの追加RA8パルスを発
生するのに必要なシーケンサ回路だけである。しかしな
がら、この費用は、二つの行アドレスカウンタおよびマ
ルチプレキシングの追加レベルを一般に必要とする他の
周知のりフレツシング技術と比較した場合比較的低額で
ある。
本発明は、ここに開示された構成を参照しながら説明し
てきたが、記載された詳細に限定されることはなく、か
つ1本出願は、前記特許請求の範囲内でなされるいかな
る変更も包含するよう意図されている。
【図面の簡単な説明】
第1図はビデオ表示装置を作動するのに用いられる動的
記憶装置をリフレッシュする装置を図示したブロック図
であり、第2図は各ビデオフィールドの内容を時間線に
基づいて図示したものであり、第5図は行アドレススト
ローブパルス詔よび列アドレスストローブパルスがビデ
オ表示装置の1本の線と接続する際の前記両パルスのタ
イミングシーケンスを図示したものであり、第4図は、
各ビデオフィールド中、記憶装置の各行が9回サイクル
される際の前記記憶装置の各行の関数を示す表である。 図中、10はリフレッシング装置でアリ、11はRAM
、12はデータ出力線、15はデータ入力線、15は第
1の行アドレスカウンタ、16は第2の列アドレスカウ
ンタ、17はマルチプレクサ、1B−20はアドレス線
、21はビデオマスタシーケンサ、を夫々示す。

Claims (1)

  1. 【特許請求の範囲】 (11表示しようとする映像データがリフレッシュ可能
    な動的記憶装置に記憶されるビデオ装置lこおいて、各
    フィールド中前記動的記憶装置をリフレッシュする方法
    は、フィールド開始時に表示装置用記憶装置の行を選択
    し、それによって前記性がリフレッシュされるように行
    アドレスカウンタからの行アドレス信号を記憶装置に印
    加する段階と、記憶装置の選択された行をラッチする段
    階と、前記選択された行の各記憶セルを逐次アドレスし
    、それによって前記選択された行に記憶されたデータが
    ビデオ表示装置に転送されビデオデータの1つの線を生
    ずるように一列の列アドレス信号を前記カウンタに印加
    する段階と、ビデオ水平帰線期間中前記行アドレスカウ
    ンタを所定回数増分し、よって記憶装置の所定数の行が
    逐次リフレッシュされる段階と。 および記憶装置に記憶されたデータの全ビデオフィール
    ドが表示される時まで上記段階を繰り返す段階とから構
    成されていることを特徴とする上記動的記憶装置をリフ
    レッシュする方法。 (2) 特許請求の範囲第1項記載の方法において。 記憶装置の各行は記憶セルの最大記憶時間内でリフレッ
    シュされることを特徴とする上記動的記憶装置をリフレ
    ッシュする方法。 (3)特許請求の範囲第1項記載の方法において。 前記方法は更にビデオ垂直帰線期間中データを記憶装置
    にロードする段階も有していることを特徴とする上記動
    的記憶装置をリフレッシュする方法。 (4)特許請求の範囲第5項記載の方法において。 記憶装置にロードされたデータは、前記データがビデオ
    表示装置に転送される時同じシーケンスで記憶され、そ
    れによって記憶されたデータはスクランブルする必要が
    ないことを特徴とする上記動的記憶装置をリフレッシュ
    する方法。 (5141)許請求の範囲第1項記載の方法において。 各ビデオフィールドは16ミリ秒および・17ミリ秒間
    の時間幅を有しており、かつ各行は各フィールド中、少
    くとも9回リフレッシュされることを特徴とする上記動
    的記憶装置をリフレツ
JP59059297A 1984-03-27 1984-03-27 動的記憶装置をリフレツシユする方法 Pending JPS60202479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59059297A JPS60202479A (ja) 1984-03-27 1984-03-27 動的記憶装置をリフレツシユする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59059297A JPS60202479A (ja) 1984-03-27 1984-03-27 動的記憶装置をリフレツシユする方法

Publications (1)

Publication Number Publication Date
JPS60202479A true JPS60202479A (ja) 1985-10-12

Family

ID=13109295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59059297A Pending JPS60202479A (ja) 1984-03-27 1984-03-27 動的記憶装置をリフレツシユする方法

Country Status (1)

Country Link
JP (1) JPS60202479A (ja)

Similar Documents

Publication Publication Date Title
US5129059A (en) Graphics processor with staggered memory timing
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
US4587559A (en) Refreshing of dynamic memory
JPH08263015A (ja) メモリインターフェイス回路
JPH02208690A (ja) 表示メモリとそれを備えた画像処理装置
US4232376A (en) Raster display refresh system
US20020130876A1 (en) Pixel pages using combined addressing
EP0279228A3 (en) A frame buffer in or for a raster scan video display
JPH0141994B2 (ja)
EP0370654A3 (en) Video imaging methods and apparatus
US6278437B1 (en) Liquid crystal display apparatus
US4956708A (en) Frame memory control system
EP0145320A2 (en) Method for multiplexing a memory data bus
US5384581A (en) Image processing apparatus
JPS6333711B2 (ja)
US7411630B2 (en) Apparatus and method for transposing data in the display system using the optical modulator
JPS60202479A (ja) 動的記憶装置をリフレツシユする方法
US5519413A (en) Method and apparatus for concurrently scanning and filling a memory
US5706025A (en) Smooth vertical motion via color palette manipulation
KR100256497B1 (ko) 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 라인버퍼제어장치.
KR100256499B1 (ko) 피디피 텔레비전의 동적램 인터페이스 장치
US4870407A (en) Video display apparatus
JPH02226979A (ja) 複合ビデオフレームストア
KR100256498B1 (ko) 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치.
KR19990031628A (ko) 피디피 텔레비전의 동적램 인터페이스 장치