JPS60200353A - Control system of input and output device - Google Patents

Control system of input and output device

Info

Publication number
JPS60200353A
JPS60200353A JP59055915A JP5591584A JPS60200353A JP S60200353 A JPS60200353 A JP S60200353A JP 59055915 A JP59055915 A JP 59055915A JP 5591584 A JP5591584 A JP 5591584A JP S60200353 A JPS60200353 A JP S60200353A
Authority
JP
Japan
Prior art keywords
input
time
output device
editing
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59055915A
Other languages
Japanese (ja)
Inventor
Hideaki Nishino
秀昭 西野
Shuhei Nakagawa
中川 秀平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP59055915A priority Critical patent/JPS60200353A/en
Publication of JPS60200353A publication Critical patent/JPS60200353A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the blank time for a waiting time for interruption to be fed from the hardware and to improve the throughput by executing another routine during an idle time of a routine for hardware control against an input/ output device. CONSTITUTION:The image information is expanded to buffers 5 and 6 from an interruption control part 1, and an editing end flag 4 is turned on when an editing action is through. Under such a condition, a pattern transfer part 2 is started at an I/O level I . Thus the part 2 starts to transfer a pattern to a serial printer 7 to wait for the time up to reception of an answer signal Ack and an interruption to a mechanical printing action time. Meanwhile, an image editing part 3 performs the image editing of an I/OII. When the pattern transfer is through with the buffer 5, the part 2 turns off a flag 4. In such a case, however, the image editing action is already through with the buffer 6 and the part 2 starts immediately the pattern transfer of the buffer 6 as long as the part 3 turns on the flag 4.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、入出力装置制御方式に係り、特に、複数の割
り込みレベルを持つマイクロプロセッサにより、入出力
装置のハードウェアを直接制御するルーチンとその他の
処理ルーチンとを別のレベルにし、平行処理を行い得る
ようにした入出力装置制御方式に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an input/output device control system, and in particular to a routine that directly controls the hardware of an input/output device by a microprocessor having multiple interrupt levels, and other methods. The present invention relates to an input/output device control method that takes the processing routines of the computer to a different level and enables parallel processing.

〔従来技術の問題点〕[Problems with conventional technology]

第1図は従来の入出力装置制御方式を説明するための図
である。
FIG. 1 is a diagram for explaining a conventional input/output device control method.

複数の割り込みレベルを持つマイクロプロセッサを使用
する処理装置に於いて、従来は、入出力装置(I10装
置)に対する制御レベルは1つであった。そのため、例
えばシリアル・プリンタ装置に対するイメージ印刷を制
御する場合には、第1図図示の如く、入出力装置の制御
レベルにおいて、まず、イメージ編集を行い、次にパタ
ーン転送を行う。一般にこのイメージ編集によりイメー
ジ情報がバッファに展開されると、パターン転送では、
バッファに展開されたドツト・データを1バイトずつシ
リアル・プリンタ装置に転送する。
In a processing device using a microprocessor having multiple interrupt levels, there has conventionally been one control level for the input/output device (I10 device). Therefore, for example, when controlling image printing on a serial printer device, as shown in FIG. 1, image editing is first performed at the control level of the input/output device, and then pattern transfer is performed. Generally, when image information is expanded into a buffer by this image editing, pattern transfer
The dot data developed in the buffer is transferred one byte at a time to the serial printer device.

このとき、シリアル・プリンタ装置は、1バイト受信す
る毎にこれを蓄積して応答信号Ack(Ac−know
ledge)を処理装置に返し、また、1行分のデータ
が蓄積されると1行分の印刷を実行して応答信号Ack
を処理装置に返す。従って、パターン転送では、第1図
図示点線の如く、1バイト転送を行う毎に、その後はシ
リアル・プリンタ装置からの応答信号Ack待ち、すな
わち、ハードウェアからの割り込み待ち状態となる。し
かし、先に述べた如く、入出力装置の制御レベルは1つ
であるため、この割り込み待ちの状態において、イメー
ジ編集その他の処理ルーチンを実行することができず、
また、同様に、その他の処理ルーチンを実行している間
はハードウェアからの割り込みを受けられないので、入
出力装置の制御では空白時間が生じ、スループットが低
下するという欠点があった。
At this time, the serial printer device accumulates this data every time it receives one byte and sends a response signal Ack (Ac-know).
ledge) to the processing device, and when one line of data is accumulated, prints one line and sends a response signal Ack.
is returned to the processing device. Therefore, in pattern transfer, as shown by the dotted line in FIG. 1, every time one byte is transferred, the process waits for a response signal Ack from the serial printer, that is, waits for an interrupt from the hardware. However, as mentioned above, since the input/output device has only one control level, image editing and other processing routines cannot be executed in this interrupt wait state.
Similarly, since interrupts from hardware cannot be received while other processing routines are being executed, blank time occurs in the control of input/output devices, resulting in a reduction in throughput.

〔発明の目的〕[Purpose of the invention]

本発明は、上記の考察に基づくものであって、入出力装
置の制御においてハードウェアからの割り込み待ち時間
等の空白時間を減少させ、スループットの向上を図り、
ハードウェア割り込みのリアルタイム処理を行い得る入
出力装置制御方式を提供することを目的とするものであ
る。
The present invention is based on the above considerations, and aims to improve throughput by reducing idle time such as interrupt wait time from hardware in controlling input/output devices.
The object of the present invention is to provide an input/output device control method that can perform real-time processing of hardware interrupts.

〔発明の構成〕[Structure of the invention]

そのために本発明の入出力装置制御方式は、複数の割り
込みレベルを具備したデータ処理装置の入出力装置制御
方式であって、入出力装置に対するハードウェア制御の
ルーチンは入出力装置制御に剖当られた入出力制御レベ
ルにて実行し、上記入出力装置に対するハードウェア制
御のルーチン以外のデータ処理等その他のルーチンは上
記入出力制御レベルより下位の割り込みレベルにより実
行することにより、上記入出力装置に対して、上記ハー
ドウェア制御のルーチンの空き時間に上記その他のルー
チンを実行し得るようにしたことを特徴とするものであ
る。
To this end, the input/output device control method of the present invention is an input/output device control method for a data processing device equipped with a plurality of interrupt levels, in which a hardware control routine for the input/output device is assigned to the input/output device control. The data processing and other routines other than the hardware control routines for the input/output device are executed at the interrupt level lower than the input/output control level. In contrast, the present invention is characterized in that the other routines can be executed during the idle time of the hardware-controlled routine.

〔発明の実施例〕[Embodiments of the invention]

以下に、本発明の実施例を図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の1実施例構成を示す図、第3図は本発
明の1実施例の動作を説明するタイムチャート、第4図
はイメージ印刷の処理の流れを説明する図である。
FIG. 2 is a diagram showing the configuration of one embodiment of the present invention, FIG. 3 is a time chart explaining the operation of one embodiment of the present invention, and FIG. 4 is a diagram explaining the flow of image printing processing.

第2図において、lは割り込み制御部、2はパターン転
送部、3はイメージ編集部、4は編集終了フラグ、5と
6はバッファ、7はシリアル・プリンタ装置をそれぞれ
示している。ここで、パターン転送部2は、シリアル・
プリンタ装置7に対してドツト・パターンを転送する機
能を持ち、I10レベル■の割り込みレベルにて実行さ
れる。
In FIG. 2, 1 is an interrupt control section, 2 is a pattern transfer section, 3 is an image editing section, 4 is an editing end flag, 5 and 6 are buffers, and 7 is a serial printer device. Here, the pattern transfer section 2 is a serial
It has a function of transferring a dot pattern to the printer device 7, and is executed at an interrupt level of I10 level (■).

これに対してイメージ編集部3は、イメージ情報をドツ
ト・パターンに展開する機能を持ち、I10レベルHの
割り込みレベルにて実行される。また、2個のバッファ
5と6は、編集領域として使用される数行分のバッファ
であり、編集終了フラグ4は、パターン転送部2とイメ
ージ編集部3との間の共有フラグである。
On the other hand, the image editing section 3 has a function of developing image information into a dot pattern, and is executed at an interrupt level of I10 level H. Further, the two buffers 5 and 6 are buffers for several lines used as editing areas, and the editing end flag 4 is a shared flag between the pattern transfer section 2 and the image editing section 3.

次に、シリアル・プリンタ装置7に対してイメージ印刷
を実行する場合について動作を説明する。
Next, the operation when image printing is executed on the serial printer device 7 will be described.

まず、I10レベル■においてイメージ編集部3に対し
てバッファ5にイメージ情報を展開するように起動をか
ける。そして、バッファ5への編集が終了すると、パタ
ーン転送に先立ち、再びイメージ編集部3に対して次の
イメージ情報をバッファ6に展開するように起動をかけ
た後、パターン転送部2に対してもI10レベルIで起
動をかける。イメージ編集部3ば、バッファ5又は6に
イメージ情報を展開し、編集が終了すると、編集終了フ
ラグ4をオンにする。編集終了フラグ4がオンの状態に
おいてパターン転送部2に対してI10レヘルIで起動
をかけると、パターン転送部2は、シリアル・プリンタ
装置7に対してパターン転送を開始し、パターン転送に
対する応答信号Ackの受信までの時間及びメカ的な印
字動作時間を割り込み待ち状態にする。この割り込み待
ち状態の間、イメージ編集部3はI10レベル■のイメ
ージ編集を実行する。バッファ5のパターン転送が終了
すると、パターン転送部2は、バッファ5に対応する編
集終了フラグ4をオフにするが、このとき、既にバッフ
ァ6のイメージ編集が終了していて、イメージ編集部3
が対応する編集終了フラグ4をオンにしていれば、パタ
ーン転送部2は、即座にバッファ6のパターン転送を開
始する。
First, at the I10 level ■, the image editing section 3 is activated to develop image information in the buffer 5. When the editing to the buffer 5 is completed, the image editing section 3 is activated again to expand the next image information to the buffer 6 before pattern transfer, and then the pattern transfer section 2 is also activated. Activate at I10 level I. The image editing section 3 develops the image information in the buffer 5 or 6, and when the editing is completed, turns on the editing end flag 4. When the pattern transfer unit 2 is activated with I10 level I while the editing end flag 4 is on, the pattern transfer unit 2 starts transferring the pattern to the serial printer device 7 and sends a response signal to the pattern transfer. The time until reception of Ack and the mechanical printing operation time are set to an interrupt wait state. During this interrupt wait state, the image editing section 3 executes image editing at level I10. When the pattern transfer of the buffer 5 is completed, the pattern transfer unit 2 turns off the editing completion flag 4 corresponding to the buffer 5, but at this time, the image editing of the buffer 6 has already been completed, and the image editing unit 3
If the corresponding editing end flag 4 is turned on, the pattern transfer unit 2 immediately starts transferring the pattern from the buffer 6.

これらの動作タイムチャートを示したのが第3図である
FIG. 3 shows a time chart of these operations.

第3図において、I10レベルIは、I10レヘル■よ
り相対的に上位のレベルにあり、I10レベルIでハー
ドウェアを制御している空き時間(図示点線の時間)に
次のイメージ情報の編集を行う。このようにしてI10
レベルHにおいては2つのバッファ5と6に交互に編集
しながら、I10レベルIにおいてパターン転送を行う
In Figure 3, I10 level I is at a relatively higher level than I10 level ■, and the next image information can be edited during idle time (dotted line time in the figure) when I10 level I is controlling the hardware. conduct. In this way I10
At level H, patterns are transferred to two buffers 5 and 6 while being edited alternately at level I10.

上述のイメージ印刷の場合を例に本発明が通用されるシ
ステムによる処理の流れを示したのが第4図であり、以
下に説明する。
FIG. 4 shows the flow of processing by a system to which the present invention is applied, taking the above-mentioned image printing as an example, and will be described below.

■ イメージ編集を行い、バッファにイメージ情報を展
開する。次に■の処理を行う。
■ Perform image editing and expand image information into a buffer. Next, perform the process (■).

■ シリアル・プリンタ装置に1バイトのデータを転送
(パターン転送)する。次に■の処理を行う。
■ Transfer one byte of data (pattern transfer) to a serial printer device. Next, perform the process (■).

■ 応答信号Ack受信したか否かを調べる。■ Check whether the response signal Ack has been received.

Yesの場合には■の処理を行い、NOの場合には■の
処理を行う。
If the answer is YES, the process ``■'' is performed, and if the answer is NO, the process ``■'' is performed.

■ シリアル・プリンタ装置に1バイトのデータを転送
(パターン転送)する。次に■の処理を行う。
■ Transfer one byte of data (pattern transfer) to a serial printer device. Next, perform the process (■).

■ 転送終了か否かを調べる。■ Check whether the transfer is completed or not.

Yesの場合には処理終了とし、NOの場合には■の処
理に戻る。
If Yes, the process ends, and if No, the process returns to (2).

■ イメージ編集部か否かを調べる。■ Check to see if it is from the Image Editorial Department.

Yesの場合には■の処理を行い、NOの場合には■の
処理に戻る。
In the case of YES, the process ``■'' is performed, and in the case of NO, the process returns to the process ``■''.

■ イメージ編集を行う。次に■の処理に戻る。■ Perform image editing. Next, return to the process of ■.

なお、上述の処理実行中において、上位のレベルにより
割り込みがある場合には従来と同様にその割り込みが受
付られ実行される。
Note that during execution of the above-described processing, if there is an interrupt from a higher level, the interrupt is accepted and executed in the same manner as in the prior art.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、例え
ばシリアル・プリンタ装置に対するイメージ印刷制御の
如く、ハードウェアtDIJ御の空き時間に次のイメー
ジ編集を行うことができ、イメージ印刷の高速化を図る
ことができる。つまり、入出力装置制御に於いて空白時
間を減少させ、スループットの向上を図ることができる
。また、ハードウェア割り込みのリアルタイム処理を行
うことができる。
As is clear from the above description, according to the present invention, it is possible to perform the next image editing in the free time of the hardware tDIJ, such as image printing control for a serial printer device, thereby increasing the speed of image printing. can be achieved. In other words, blank time can be reduced in input/output device control, and throughput can be improved. In addition, real-time processing of hardware interrupts can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の入出力装置制御方式を説明する図、第2
図は本発明の1実施例構成を示す図、第3図は本発明の
1実施例の動作を説明するタイムチャート、第4図はイ
メージ印刷の処理の流れを説明する図である。 1・・・割り込み制御部、2・・・パターン転送部、3
・・・イメージ編集部、4・・・編集終了フラグ、5と
6・・・バッファ、7・・・シリアル・プリンタ装置。 特許出願人 ユーザフク電子工業株式会社代理人弁理士
 長谷用 文廣(外2名)第 1 図 第 3 図
Figure 1 is a diagram explaining the conventional input/output device control method, Figure 2
3 is a diagram illustrating the configuration of an embodiment of the present invention, FIG. 3 is a time chart illustrating the operation of an embodiment of the present invention, and FIG. 4 is a diagram illustrating the flow of image printing processing. 1... Interrupt control unit, 2... Pattern transfer unit, 3
. . . Image editing section, 4 . . . Edit end flag, 5 and 6 . . . Buffer, 7 . . . Serial printer device. Patent applicant: Uzafuku Electronics Industry Co., Ltd. Representative patent attorney: Fumihiro Hase (2 others) Figure 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 複数の割り込みレベルを具備したデータ処理装置の入出
力装置制御方式であって、入出力装置に対するハードウ
ェア制御のルーチンは入出力装置制御に割当られた人出
力制御レベルにて実行し、上記入出力装置に対するハー
ドウェア制御のルーチン以外のデータ処理等その他のル
ーチンは上記入出力制御レベルより下位の割−り込みレ
ベルにより実行することにより、上記入出力装置に対し
て、上記ハードウェア制御のルーチンの空き時間に上記
その他のルーチンを実行し得るようにしたことを特徴と
する入出力装置制御方式。
An input/output device control method for a data processing device equipped with multiple interrupt levels, in which the hardware control routine for the input/output device is executed at the human output control level assigned to the input/output device control, and the above input/output By executing other routines such as data processing other than the hardware control routine for the device at an interrupt level lower than the input/output control level, the hardware control routine for the input/output device can be executed. An input/output device control method characterized in that the other routines mentioned above can be executed during free time.
JP59055915A 1984-03-23 1984-03-23 Control system of input and output device Pending JPS60200353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59055915A JPS60200353A (en) 1984-03-23 1984-03-23 Control system of input and output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59055915A JPS60200353A (en) 1984-03-23 1984-03-23 Control system of input and output device

Publications (1)

Publication Number Publication Date
JPS60200353A true JPS60200353A (en) 1985-10-09

Family

ID=13012403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59055915A Pending JPS60200353A (en) 1984-03-23 1984-03-23 Control system of input and output device

Country Status (1)

Country Link
JP (1) JPS60200353A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424885A2 (en) * 1989-10-24 1991-05-02 Oki Electric Industry Co., Ltd. Control apparatus of high speed/high quality printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424885A2 (en) * 1989-10-24 1991-05-02 Oki Electric Industry Co., Ltd. Control apparatus of high speed/high quality printer

Similar Documents

Publication Publication Date Title
JPH01277928A (en) Printer
US5623675A (en) Printing system, and method of receiving and processing interrupt request in printer
JPS60200353A (en) Control system of input and output device
JPH01188374A (en) Printing system
JP4400097B2 (en) Printing apparatus, printing control method, program, and recording medium
JP3739527B2 (en) Image forming apparatus
JPS6330044A (en) Mode carrier control system
JP2699440B2 (en) Printer device
JPS59163634A (en) Priority printing system
JPH01103466A (en) Control in page-type printer device
JPH08118752A (en) Imaging processing method
JP3027849B2 (en) Printing device
JPS62180452A (en) Data transfer circuit
JPS58195278A (en) Controller for printer
JPH0361562A (en) Printer
JPS6323579B2 (en)
JPS6250152A (en) Printing control apparatus
JPH03246618A (en) Method for dumping printing data
JPH0467224A (en) Information processor
JPS59123987A (en) Print data developing method of image memory
JPH04140182A (en) Printer
JPS6163462A (en) Multiple interruption processing method in printer
JPH04269566A (en) Printing pattern developing method
JPH01142923A (en) Print control circuit
JPS6399963A (en) Printing control circuit