JPS60198645A - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JPS60198645A JPS60198645A JP59054873A JP5487384A JPS60198645A JP S60198645 A JPS60198645 A JP S60198645A JP 59054873 A JP59054873 A JP 59054873A JP 5487384 A JP5487384 A JP 5487384A JP S60198645 A JPS60198645 A JP S60198645A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- terminal
- data
- program
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
Abstract
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は、端末と、該端末からの処理依頼に対して所要
の処理を実行する処理装置とを含むデータ処理システム
に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a data processing system including a terminal and a processing device that executes required processing in response to a processing request from the terminal.
（ロ）従来技術と問題点
有価証券を発行するような端末を制御する、例えばトー
タリゼータシステムのようなシステムでは、その画処理
や故障による業務中断は極力回避するようシステムを構
築しなければならず、このため通常は第１図のように制
御部（ＣＯＮＴ）と中央処理装置ＣＰＵ−ＡとＣＰＵ−
Ｂのような二重化システム構成をとる。とくにデュアル
システム（ｄｕａｌ ’ｓｙｓｔｅｍ）を構成してＡ、
８２つのＣＰＵで同一処理を行った結果をＣ０ＮＴに
おいて照合し、同一結果のときにその結果（応答）を端
末に返送する。(b) Prior art and problems In systems such as totalizer systems that control terminals that issue securities, the system must be constructed to avoid business interruptions due to image processing or malfunctions as much as possible. For this reason, normally the control unit (CONT), central processing units CPU-A and CPU-A are connected as shown in Fig. 1.
A redundant system configuration like B is adopted. In particular, by configuring a dual system, A.
The results of the same processing performed by 82 CPUs are collated in C0NT, and when the results are the same, the results (responses) are sent back to the terminal.
しかし、この方法ではＣＰＵ系全体が２セツト必要であ
り、かつＣ０ＮＴを必要とし、全体に費用がかかりすぎ
るのが欠点である。ここで、エレクトロニクスの故障に
ついて検討すると、エラーはｆｉｘ（固定）エラーとｉ
ｎｔｅｅｍｔｔｅｎｔ （間欠）エラーに分けらるが、
経−によれば近年の故障の大部分は間欠故障であり、プ
ログラムを入れなおして再スタートすると、正禽に実行
できるものが多い。その原因は、近年のエレクトロニク
スはスピードの向上と、低消費電力を追究するが為に、
外乱ノイズに弱くなっていることによると思われる。However, this method requires two sets of CPU systems and COMNT, which is a disadvantage in that the overall cost is too high. Now, when considering failures in electronics, errors are classified as fix errors and i
It is divided into nteemttent (intermittent) errors,
According to Keiki, the majority of failures in recent years are intermittent failures, and many can be remedied by reprogramming and restarting. The reason for this is that electronics in recent years have sought to improve speed and lower power consumption.
This seems to be due to the fact that it is less sensitive to disturbance noise.
（ハ）発明の目的
本発明は、上記の点に着目し、ハードウェアは１つしか
ないが、時間的には分離して、同じ処理を少なくとも２
回実行し、その結果に同一性が得られたことを確認して
から正規の結果を外部に出力し、これにより、経済的で
かつ信頼性の高いシステムを実現することを目的として
いる。(c) Purpose of the Invention The present invention focuses on the above point, and although there is only one hardware, at least two pieces of the same processing can be performed separately in terms of time.
The objective is to realize an economical and highly reliable system by executing the test multiple times, confirming that the results are consistent, and then outputting the official results to an external source.
（ニ）発明の構成
上記目的を達成するために本発明は、端末と、該端末か
らの処理依頼に対して所要の処理を実行する処理装置と
を含むデータ処理システムにおいて、上記処理装置の単
一のハードウェアの中に、互いに異なるアルゴリズムに
より同一の処理を実行する少な（とも２つの処理プログ
ラムと、譲歩なくとも２つの処理プログラムのそれぞれ
の実行結果についての同一性のチェックを行なうチェッ
クプログラムとを設け、上記端末からの処理依頼が上記
処理装置に到着したとき、上記処理装置は最初に１つの
処理プログラムを実行して処理結果を得た後に上記端末
へは仮の応答を送出し、該仮応答に対して上記端末は再
び同一の処理依頼を上記処理装置に送出するようにし、
２回目の処理依頼に対しては上記処理装置は先に実行し
た処理プログラムとは異なる処理プログラムを実行して
処理結果を得、このようにして少なくとも２つの処理プ
ログラムを実行した後に、上記チェックプログラムを実
行せしめて少なくとも２つの処理結果の同一性を確認し
た後に、正規の応答を上記端末に返送するように構成し
たことを特徴とする。(d) Structure of the Invention In order to achieve the above object, the present invention provides a data processing system that includes a terminal and a processing device that executes required processing in response to a processing request from the terminal. A single piece of hardware includes two processing programs that execute the same process using different algorithms, and a check program that checks the identity of the execution results of the two processing programs without making any concessions. is provided, and when a processing request from the terminal arrives at the processing device, the processing device first executes one processing program and obtains the processing result, and then sends a provisional response to the terminal. In response to the provisional response, the terminal sends the same processing request again to the processing device,
In response to the second processing request, the processing device executes a processing program different from the previously executed processing program to obtain the processing result, and after executing at least two processing programs in this way, the processing device executes the processing program different from the processing program executed earlier, and then executes the above-mentioned check program. The device is characterized in that it is configured to send a normal response back to the terminal after confirming the identity of at least two processing results.
（ホ）発明の実施例 以下、本発明を図面により説明する。(e) Examples of the invention Hereinafter, the present invention will be explained with reference to the drawings.
第２図は、本発明による１実施例のデータ処理システム
のブロック図であり、図中、１は処理装置、２は端末、
３は管理ソフトウェア部、４．５は処理プログラム部、
６．７は処理結果データ保持部、８はチェックプログラ
ム部、９はアテンションデータ（Ａｔｔｅｎｔｉｏｎ
Ｄａｔａ）線。FIG. 2 is a block diagram of a data processing system according to an embodiment of the present invention, in which 1 is a processing device, 2 is a terminal,
3 is a management software section, 4.5 is a processing program section,
6.7 is a processing result data holding section, 8 is a check program section, and 9 is an attention data (Attention
Data) line.
１０はレスポンスデータ（Ｒｅｓｐｏｎｓｅ Ｄａｔａ
）線である。処理装置ｌは、第１図中におけるＣ０ＮＴ
と１つのＣＰＵを合わせたものと考えてよい。また、管
理ソフトウェア部３は、いわゆるＯ３ではなく、アプリ
ケーションによる管理プログラムからなるものである。10 is response data (Response Data
) line. The processing device l is C0NT in FIG.
It can be thought of as a combination of 1 and 1 CPU. Furthermore, the management software unit 3 is not a so-called O3, but is made up of a management program based on an application.
チェックプログラム部８は、処理プログラム部４におけ
る処理プログラムＡと、処理プログラム部５における処
理プログラムＢのそれぞれの処理結果データＡ′とＢ′
を比較するチェックプログラムからなるものである。こ
こで、処理プログラムＡとＢは同一処理を異なるアルゴ
リズムで実行するように構成されている。The check program section 8 processes the processing result data A' and B' of the processing program A in the processing program section 4 and the processing program B in the processing program section 5, respectively.
It consists of a check program that compares the Here, the processing programs A and B are configured to execute the same process using different algorithms.
第３図は第２図図示実施例における処理の流れを示す図
である。以下、第３図を参照しつつ動作を説明する。ま
ず、端末２側でオペレータがボタン押下すると、第１回
目のアテンションデータ（ＡＤ／）が処理装置１に送出
される。処理装置１では、管理プログラムが処理プログ
ラムＡを起動し、当該データについての処理を終了させ
る。処理プログラムＡによる処理が実行すると、管理プ
ログラムは、端末２に仮のレスポンスデータ（ＲＤ／）
を送出する。端末２は、ＲＤ ｔを受信した場合、再び
アテンションデータ＜ ＡＤ ２ ）を送出するように
構成されている。このＡＤ、は先に送出したＡＤ、と全
く内容的に同一のものである。FIG. 3 is a diagram showing the flow of processing in the embodiment illustrated in FIG. The operation will be explained below with reference to FIG. First, when an operator presses a button on the terminal 2 side, first attention data (AD/) is sent to the processing device 1. In the processing device 1, the management program starts the processing program A and finishes processing the data. When processing by processing program A is executed, the management program sends temporary response data (RD/) to terminal 2.
Send out. The terminal 2 is configured to send the attention data < AD 2 ) again when receiving RD t. This AD is exactly the same in content as the previously sent AD.
管理プログラムは、ＡＤλを受信したとき、今度は他の
処理プログラムＢを起動する。そして、処理プログラム
Ｂによる処理が終了すると、管理プログラムはチェック
プログラムＣを起動する。チェックプログラムＣは処理
結果データ保持部６゜７の処理結果データＡ’、Ｂ’を
比較し、不一致であれば管理プログラムにその旨、通知
し、端末か
２に対しては無応答とするが、またはダミ一応答とする
。（この場合は、端末２のオペレータが再度、ボタン押
下してリトライすることになる。）一方、処理結果デー
タＡ′とＢ′が一致しているとき、チェックプログラム
は、その旨管理プログラムに通知する。これにより管理
プログラムは本来のレスポンスデータ（ＲＤえ）を端末
２に送出する。以上により、一連の動作は終了する。When the management program receives ADλ, it starts another processing program B. Then, when the processing by the processing program B is completed, the management program starts the check program C. The check program C compares the processing result data A' and B' in the processing result data holding unit 6.7, and if there is a discrepancy, it notifies the management program to that effect and does not respond to the terminal or 2. , or a dummy response. (In this case, the operator of terminal 2 will have to press the button again to retry.) On the other hand, if the processing result data A' and B' match, the check program will notify the management program accordingly. do. As a result, the management program sends the original response data (RD) to the terminal 2. With the above, the series of operations ends.
上記ＡのプログラムとＢのプログラムは、処理の内容は
同じだが方法は全くちがうものが好ましい。例えば、２
進と十進のようにアルゴリズムを違えるのがよい。しか
し、基本的にはＡが動作した時点と、Ｂが動いた時点が
数ミリから数十ミリセコンド異ることにより、外来ノイ
ズに対して同じような影響を受けない点が最も重要であ
る。Preferably, program A and program B have the same processing content but completely different methods. For example, 2
It is better to use different algorithms, such as base and decimal. However, the most important point is that the point in time when A operates and the point in time when B moves differ by several milliseconds to several tens of milliseconds, so that they are not affected in the same way by external noise.
次に、第４図は、本発明による第２の実施例のデータ処
理システムのブロック図であり、第２図と同一番号のも
のは同一名称のもの、１１は処理プログラム部、１２は
処理結果データ保持部である。処理プログラム部１１に
おける処理プログラムＤは、他の処理プログラムＡ、Ｂ
とは異なるアルゴリズムで実行するように構成されてい
る。すなわち、処理プログラムＡ、Ｂ、Ｄは互いに異な
るアルゴリズムで処理を実行する。また第４図における
チェックプログラム部８のチェックプログラムＣは、処
理結果データＡ’、Ｂ’、Ｄ’の３つを比較し、少なく
とも２つが一致しているかどうかを判定する機能、すな
わち多数決処理機能を有しており、この多数決論理が得
られた処理結果データを正しいデータとして管理プログ
ラムに通知する機能を有している。Next, FIG. 4 is a block diagram of a data processing system according to a second embodiment of the present invention, in which the same numbers as in FIG. 2 have the same names, 11 is a processing program section, and 12 is a processing result. It is a data holding section. The processing program D in the processing program section 11 is similar to the other processing programs A and B.
is configured to run using a different algorithm. That is, the processing programs A, B, and D execute processing using mutually different algorithms. Furthermore, the check program C of the check program unit 8 in FIG. 4 has a function of comparing three pieces of processing result data A', B', and D' and determining whether at least two of them match, that is, a majority decision processing function. It has a function of notifying the management program of the processing result data obtained by this majority logic as correct data.
第４図図示実施例の動作手順は、第２図図示実施例の動
作手順とほぼ同時である。すなわち端末２からのアテン
ションデータ（ＡＤ）についてまず、処理プログラムＡ
が処理し、第１回目の仮応答（ＲＤ）を返送し、端末２
からの第２回目のＡＤについて、次に処理プログラムＢ
が処理し、第２回目の仮応答（ＲＤ）を返送し、端末２
からの第３回目のＡＤについて、最後に処理プログラム
Ｄが処理し、しかる後各処理結果Ａ’、Ｂ’、Ｄ’の同
一性をチェックプログラムＣにより判定し、少なくとも
２つの結果データが一致しているとき、端末２へ正規の
応答（ＲＤ）を返送する。The operating procedure of the embodiment shown in FIG. 4 is almost the same as the operating procedure of the embodiment shown in FIG. That is, regarding the attention data (AD) from terminal 2, first, processing program A
Terminal 2 processes the process, returns the first provisional response (RD), and
For the second AD from
Terminal 2 processes the process, returns the second provisional response (RD), and
Finally, processing program D processes the third AD from , and then the check program C determines the identity of each processing result A', B', D', and at least two result data match. , a regular response (RD) is sent back to terminal 2.
この第４図図示実施例によれば、第２図図示実施例より
も、高い信頼性を得ることができる。According to the embodiment shown in FIG. 4, higher reliability can be obtained than the embodiment shown in FIG.
、さらに、処理プログラムの数を増加することも可能で
あるが、端末への応答時間が長くなり、特殊目的以外の
場合では現実性が低下する。Furthermore, although it is possible to increase the number of processing programs, the response time to the terminal becomes longer, making it less practical for purposes other than special purposes.
（へ）発明の効果
本発明によれば、システムとしてのスループソ） （Ｔ
ｈｒｏｕｇｈ ｐｕｔ）（処理能力）は低下するものの
、低コストで高信頼性のシステムを構成することができ
、特に接続される端末台数が比較的少ない場合には、大
きな有用性を得ることができるという効果を奏する。(f) Effects of the invention According to the present invention, the sloop-so as a system) (T
Although the throughput (processing capacity) is reduced, it is possible to construct a highly reliable system at low cost, and it is said to be highly useful, especially when the number of connected terminals is relatively small. be effective.
第１図は従来のシステム構成例を示す図、第２図は本発
明による１実施例のデータ処理システムのブロック図、
第３図は第２図図示実施例における処理の流れを示す図
、第４図は本発明による第２の実施例のデータ処理シス
テムのブロック図でトウエア部、４，５は処理プログラ
ム部、６，７は処理結果データ保持部、８はチェックプ
ログラム部である。
第１図
第？図FIG. 1 is a diagram showing an example of a conventional system configuration, and FIG. 2 is a block diagram of a data processing system according to an embodiment of the present invention.
3 is a diagram showing the flow of processing in the embodiment shown in FIG. 2, and FIG. 4 is a block diagram of a data processing system according to the second embodiment of the present invention, in which the software section, 4 and 5 are processing program sections, and 6 , 7 is a processing result data holding section, and 8 is a check program section. Figure 1 No.? figure
Claims (3)
処理を実行する処理装置とを含むデータ処理システムに
おいて、上記処理装置の単一のハードウェアの中に、互
いに異なるアルゴリズムにより同一の処理を実行する少
なくとも２つの処理プログラムと、該受なくとも２つの
処理プログラムのそれぞれの実行結果についての同一性
のチェックを行なうチェックプログラムとを設け、上記
端末からの処理依頼が上記処理装置に到着したとき、上
記処理装置は最初に１つの処理プログラムを実行して処
理結果を得た後に上記端末へは仮の応答を送出し、該仮
応答に対して上記端末は再び同一の処理依頼を上記処理
装置に送出するようにし、２回目の処理依頼に対しては
上記処理装置は先に実行した処理プログラムとは異なる
処理プログラムを実行して処理結果を得、このようにし
て少なくとも２つの処理プログラムを実行した後に上記
チェックプログラムを実行せしめて少なくとも２つの処
理結果の同一性を確認した後に、正規の応答を上記端末
に返送するように構成したことを特徴とするデータ処理
システム。(1) In a data processing system that includes a terminal and a processing device that executes the required processing in response to a processing request from the terminal, the same At least two processing programs that execute processing and a check program that checks the sameness of the execution results of each of the two processing programs are provided, and a processing request from the terminal arrives at the processing device. At this time, the processing device first executes one processing program and obtains the processing result, and then sends a provisional response to the terminal, and in response to the provisional response, the terminal again sends the same processing request to the above. In response to the second processing request, the processing device executes a processing program different from the previously executed processing program to obtain the processing result, and in this way, at least two processing programs are sent to the processing device. 2. A data processing system characterized in that the data processing system is configured to execute the check program after executing the above to confirm the identity of at least two processing results, and then send a normal response back to the terminal.
による処理プログラムが２つ設けられ、上記チェックプ
ログラムは当該２つの処理プログラムの処理結果が同一
であることを確認した後に正規の応答を上記端末に返送
するよう構成したことを特徴とする特許請求の範囲第（
１１項記載のデータ処理システム。(2) The processing device is equipped with two processing programs using different algorithms, and the check program returns a normal response to the terminal after confirming that the processing results of the two processing programs are the same. Claim No. 1 (
The data processing system according to item 11.
る処理プログラムが少なくとも３つ設けられ、上記チェ
ックプログラムは当該受なくとも３つの処理プログラム
の処理結果の同一性についての多数決処理動作を行ない
、処理結果の同一性について多数決が得られた場合に、
正規の応答を上記端末に返送するよう構成したことを特
徴とする特許請求の範囲第（１）項記載のデータ処理シ
ステム。(3) The processing device is provided with at least three processing programs based on mutually different algorithms, and the check program performs a majority voting operation to determine whether or not the processing results of the three processing programs are the same. If there is a majority vote on identity,
The data processing system according to claim 1, wherein the data processing system is configured to send a normal response back to the terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054873A JPS60198645A (en) | 1984-03-22 | 1984-03-22 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054873A JPS60198645A (en) | 1984-03-22 | 1984-03-22 | Data processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198645A true JPS60198645A (en) | 1985-10-08 |
Family
ID=12982706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054873A Pending JPS60198645A (en) | 1984-03-22 | 1984-03-22 | Data processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198645A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362229A (en) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | Control system for collating duplex program |
| GB2420431A (en) * | 2004-11-19 | 2006-05-24 | Fisher Rosemount Systems Inc | Secure data writing system for use in safety instrumented process control systems |
| GB2449370A (en) * | 2004-11-19 | 2008-11-19 | Fisher Rosemount Systems Inc | Generating a script to perform a secure write with user confirmation in process control systems |
| US7584405B2 (en) | 2003-12-03 | 2009-09-01 | Hewlett-Packard Development Company, L.P. | Fault-detecting computer system |
| US7861228B2 (en) | 2003-12-03 | 2010-12-28 | Hewlett-Packard Development Company, L.P. | Variable delay instruction for implementation of temporal redundancy |
| JP2011203965A (en) * | 2010-03-25 | 2011-10-13 | Fuji Electric Co Ltd | Self-diagnosis apparatus and self-diagnosis method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694436A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Division error detecting system |
| JPS56117399A (en) * | 1980-02-18 | 1981-09-14 | Hitachi Ltd | Write-in data check system |
-
1984
- 1984-03-22 JP JP59054873A patent/JPS60198645A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694436A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Division error detecting system |
| JPS56117399A (en) * | 1980-02-18 | 1981-09-14 | Hitachi Ltd | Write-in data check system |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362229A (en) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | Control system for collating duplex program |
| US7584405B2 (en) | 2003-12-03 | 2009-09-01 | Hewlett-Packard Development Company, L.P. | Fault-detecting computer system |
| US7861228B2 (en) | 2003-12-03 | 2010-12-28 | Hewlett-Packard Development Company, L.P. | Variable delay instruction for implementation of temporal redundancy |
| GB2420431A (en) * | 2004-11-19 | 2006-05-24 | Fisher Rosemount Systems Inc | Secure data writing system for use in safety instrumented process control systems |
| GB2420431B (en) * | 2004-11-19 | 2008-10-29 | Fisher Rosemount Systems Inc | Secure data write apparatus and methods for use in safety instrumented process control systems |
| GB2449370A (en) * | 2004-11-19 | 2008-11-19 | Fisher Rosemount Systems Inc | Generating a script to perform a secure write with user confirmation in process control systems |
| CN102591199A (en) * | 2004-11-19 | 2012-07-18 | 费舍-柔斯芒特系统股份有限公司 | Secure data write apparatus and methods for use in safety instrumented process control systems |
| US8233998B2 (en) | 2004-11-19 | 2012-07-31 | Fisher-Rosemount Systems, Inc. | Secure data write apparatus and methods for use in safety instrumented process control systems |
| JP2011203965A (en) * | 2010-03-25 | 2011-10-13 | Fuji Electric Co Ltd | Self-diagnosis apparatus and self-diagnosis method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500038B2 (en) | Multiprocessor computer system, fault tolerant processing method and data processing system | |
| US4497059A (en) | Multi-channel redundant processing systems | |
| US8930752B2 (en) | Scheduler for multiprocessor system switch with selective pairing | |
| Kim | Highly available systems for database applications | |
| US8671311B2 (en) | Multiprocessor switch with selective pairing | |
| JPS5935057B2 (en) | Multi-configurable modular processing equipment | |
| JPH02287858A (en) | Restarting system for distributed processing system | |
| JPH0517579B2 (en) | ||
| JPH02501603A (en) | Lock control method in multiprocessing data system | |
| JPS60198645A (en) | Data processing system | |
| US20040221195A1 (en) | Information processing apparatus | |
| US11340967B2 (en) | High availability events in a layered architecture | |
| JPH07281915A (en) | Information processor for integrated circuit module synchrinizing duplex system | |
| JPS61141001A (en) | Structure diagnosis system of process control system | |
| JPH0281158A (en) | Inter-computer program on-line reallocation system | |
| JPH0531781B2 (en) | ||
| JPH0328957A (en) | Microcomputer system | |
| JPH03129531A (en) | Control device | |
| JPS5838808B2 (en) | Data transfer method in multiprocessor system | |
| JPH05265790A (en) | Microprocessor device | |
| JP3019409B2 (en) | Machine check test method for multiprocessor system | |
| JPH0546423A (en) | Master/slave relation transfer processing device for process | |
| JPH0334032A (en) | Parallel multiplex control system | |
| JPS63240666A (en) | Inspection system for resource state | |
| JPS63284652A (en) | Patrol diagnosis system for shared memory |