JPS63284652A - Patrol diagnosis system for shared memory - Google Patents

Patrol diagnosis system for shared memory

Info

Publication number
JPS63284652A
JPS63284652A JP62118110A JP11811087A JPS63284652A JP S63284652 A JPS63284652 A JP S63284652A JP 62118110 A JP62118110 A JP 62118110A JP 11811087 A JP11811087 A JP 11811087A JP S63284652 A JPS63284652 A JP S63284652A
Authority
JP
Japan
Prior art keywords
shared memory
memory management
patrol
processor
patrol diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62118110A
Other languages
Japanese (ja)
Inventor
Chisato Komiyama
小宮山 千里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62118110A priority Critical patent/JPS63284652A/en
Publication of JPS63284652A publication Critical patent/JPS63284652A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To improve patrol efficiency of a shared memory by performing the patrol to a specific area of the shared memory via a master processor only. CONSTITUTION:A #0-side host computer 1 and a #1-side host computer 2 share a shared memory 5 via a #0-side processor 3 and a #1-side processor 4 respectively. The processor 3 patrols periodically the corresponding shared memory area via a patrol diagnosing means 36 is response to the interruption signal supplied from a patrol diagnosis executing timer 31 via an interruption generating means 35 and based on the shared memory control information registered into a shared memory control table 32 of the means 36 and the shared memory control information read via an interface 6 and registered into a shared memory control table 42 of the processor 4. The processor 4 confirms the working of the #0-side processor via the interface 6 and then patrols the shared memory area only when the abnormality is detected.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報処理システムを構成する入出力装置の複
数個のプロセッサに共有される共有メモリのパトロール
診断方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a patrol diagnosis method for a shared memory shared by a plurality of processors of an input/output device constituting an information processing system.

[従来の技術] 従来、この種のパトロール診断方式は、複数個のプロセ
ッサか互いにインタフェースを持つことなく、他のプロ
セッサの動作とは無関係に、それぞれ一定時間経過後毎
に、共有メモリの全領域に対してパトロール診断を行っ
ていた。
[Prior Art] Conventionally, this type of patrol diagnosis method uses multiple processors to check the entire area of a shared memory after a certain period of time, regardless of the operation of other processors, without having an interface with each other. They were conducting patrol diagnosis.

[発明が解決しようとする問題点] 上述した従来のパトロール診断方式は、複数個のプロセ
ッサそれぞれがパトロール診断実行タイ−1〜 マを持ち、パトロール診断実行タイマが所定時刻になっ
たときに、互いに無関係に1つの共有メモリの全領域に
対してパトロール診断を行っているので、必要以上のパ
トロール診断を行うことになり、効率か非常に悪いとい
う欠点がある。
[Problems to be Solved by the Invention] In the conventional patrol diagnosis method described above, each of the plurality of processors has a patrol diagnosis execution timer 1 to 1, and when the patrol diagnosis execution timer reaches a predetermined time, Since patrol diagnosis is performed on all areas of one shared memory regardless of the relationship, patrol diagnosis is performed more than necessary, which has the drawback of being very inefficient.

従って、本発明の目的は、共有メモリを効率良くパトロ
ール診断することができる共有メモリのパトロール診断
方式を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a shared memory patrol diagnosis method that can efficiently perform patrol diagnosis of a shared memory.

[問題点を解決するための手段] 本発明による共有メモリのパトロール診断方式は、複数
個のプロセッサに共有される共有メモリに対するパトロ
ール診断方式であって、前記複数個のプロセッサそれぞ
れには、前記共有メモリを入出力動作単位に分割して、
書込み動作後に読出し動作がなかった共有メモリ領域を
共有メモリ管理情報として登録しながら共有メモリを管
理する共有メモリ管理テーブルと、当該プロセッサが立
上がったとき設定されるパトロール診断実行タイマと、
該パトロール診断実行タイマが所定時刻になると割込み
を発生する手段とを備えると共に前記複数個のプロセッ
サ相互間を直結するインタフェースを設けておき、 前記複数個のプロセッサのうち予め定められた1つのプ
ロセッサには、当該割込みか発生ずると自己の共有メモ
リ管理テーブルに登録された共有メモリ管理情報と前記
インタフェースを介して他の全てのプロセッサの共有メ
モリ管理テーブルに登録された共有メモリ管理情報を読
込んで、これら共有メモリ管理テーブルに登録された共
有メモリ管理情報に対応する共有メモリ領域をパトロー
ル診断する手段と、該パトロール診断か終了すると前記
インタフェースを介して他の全てのプロセッサにその旨
を通知すると共に自己のパトロール診断実行タイマを再
設定する手段と、前記゛パトロール診断が終了すると自
己の共有メモリ管理テーブルに登録された共有メモリ管
理情報をクリアする手段とを設け、 前記他の全てのプロセッサ各々には、当該割込みが発生
すると前記インタフェースを介して前記予め定められた
1つのプロセッサが正常に動作しているか否かを調査す
る手段と、該調査によって正常動作が確認できないとき
にのみ前記共有メモリに対するパトロール診断を行う手
段と、前記通知に応答して自己のパトロール診断実行タ
イマを再設定する手段と、前記通知に応答して自己の共
有メモリ管理テーブルに登録された共有メモリ管理情報
をクリアする手段とを設けたことを特徴とする。
[Means for Solving the Problems] A shared memory patrol diagnosis method according to the present invention is a patrol diagnosis method for a shared memory shared by a plurality of processors, and each of the plurality of processors has the shared memory Divide memory into input/output operation units,
a shared memory management table that manages the shared memory while registering a shared memory area in which there has been no read operation after a write operation as shared memory management information; and a patrol diagnosis execution timer that is set when the processor starts up.
means for generating an interrupt when the patrol diagnosis execution timer reaches a predetermined time; and an interface for directly connecting the plurality of processors; When the interrupt occurs, reads the shared memory management information registered in its own shared memory management table and the shared memory management information registered in the shared memory management tables of all other processors via the interface, A means for patrolling and diagnosing the shared memory area corresponding to the shared memory management information registered in the shared memory management table, and a means for notifying all other processors to that effect via the interface when the patrol diagnosis is completed, and means for resetting the patrol diagnosis execution timer of the processor; and means for clearing the shared memory management information registered in its own shared memory management table when the patrol diagnosis is completed; , means for investigating whether or not the predetermined one processor is operating normally via the interface when the interrupt occurs, and patrolling the shared memory only when normal operation cannot be confirmed by the investigation. means for performing a diagnosis; means for resetting its own patrol diagnosis execution timer in response to the notification; and means for clearing shared memory management information registered in its own shared memory management table in response to the notification; It is characterized by having the following.

[実施例] 以下、本発明の実施例について図面を参照して詳細に説
明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例の全体構成を示すブロック図
で、0番側ホストコンピュータ1.1番側ホストコンピ
ュータ2.0番側プロセッサ3.1番側プロセッサ4、
共有メモリ5、及び0番側プロセッサ3と1番側プロセ
ッサ4のインタフェース6から構成されている。0番側
プロセッサ3及び1番側プロセッサ4は、例えば磁気デ
ィスク制御装置のような、入出力装置に対する制御装置
であり、共有メモリ5はロック情報等を記憶するもので
ある。
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, in which a 0-side host computer 1.1-side host computer 2.0-side processor 3.1-side processor 4,
It consists of a shared memory 5 and an interface 6 between the 0th processor 3 and the 1st processor 4. The 0th processor 3 and the 1st processor 4 are control devices for input/output devices, such as magnetic disk control devices, and the shared memory 5 stores lock information and the like.

次に、第1図を用いて本実方拒例によるパトロール診断
方式について詳細に説明する。0番側プロセッサ3と1
番側プロセッサ4それぞれは、パトロール診断実行タイ
マ31と41を有している。プロセッサが立上がったと
き、それぞれの共有メモリ管理テーブル32及び42に
登録された予め入出力動作単位に分割された共有メモリ
管理情報をクリア手段33及び43によりクリアした後
、パトロール診断実行タイマ31及び41を通知・再設
定手段34及び再設定手段44によりセットし、セット
した時刻になると割込み発生手段35及び45か割込み
を発生する。即ち、一定時間経過毎に割込みが発生する
ようになっている。
Next, the patrol diagnosis method based on this practical rejection example will be explained in detail using FIG. 0 side processor 3 and 1
Each side processor 4 has patrol diagnosis execution timers 31 and 41. When the processor is started up, the clearing means 33 and 43 clear the shared memory management information registered in the respective shared memory management tables 32 and 42 and divided into input/output operation units, and then the patrol diagnosis execution timer 31 and 41 is set by the notification/resetting means 34 and the resetting means 44, and when the set time comes, the interrupt generating means 35 and 45 generate an interrupt. That is, an interrupt is generated every time a certain period of time elapses.

各プロセッサ3及び4では、tホストコンピュータ1.
2からの要求で共有メモリ5に書込み動作を行った後、
読出し動作のなかった共有メモリ領域を入出力動作単位
に共有メモリ管理情報として共有メモリ管理テーブル3
2及び42に登録しておく。
Each processor 3 and 4 has a host computer 1.
After performing a write operation to the shared memory 5 at the request from 2,
Shared memory management table 3 uses shared memory areas with no read operations as shared memory management information for each input/output operation.
2 and 42.

又、各プロセッサでは、ポストコンピュータ1.2から
の要求に関係なく、上述ように一定時間経過すると割込
みか発生する。
Furthermore, in each processor, an interrupt occurs after a certain period of time has passed, as described above, regardless of the request from the post computer 1.2.

その時、0番側プロセッサ3のパトロール診断手段36
は、無条件に自己の共有メモリ管理テーブル32に登録
された共有メモリ管理情報とインタフェース6を介して
1番側プロセッサ4内の共有メモリ管理テーブル42に
登録された共有メモリ管理情報とを読込んで、これら共
有メモリ管理テーブルに登録された共有メモリ管理情報
に対応する共有メモリ領域をパトロール診断し、共有メ
モリ5の正常性を確認する。
At that time, the patrol diagnostic means 36 of the processor 3 on the 0th side
unconditionally reads the shared memory management information registered in its own shared memory management table 32 and the shared memory management information registered in the shared memory management table 42 in the first processor 4 via the interface 6. , patrol diagnoses the shared memory areas corresponding to the shared memory management information registered in these shared memory management tables, and confirms the normality of the shared memory 5.

一方、1番側プロセッサ4の調査手段47では、割込み
か発生したら、0番側プロセッサ3とのインタフェース
6を利用して、0番側プロセッサ3か正常に動作してい
るか否かを確認する。もし、正常に動作していれば、共
有メモリ5に対するパトロール診断も正常に行われてい
るものとし、診断手段47は、何もしない。然し乍、も
し正常に動作していなければ、診断手段47はその旨を
パトロール診断手段46に伝え、パトロール診断手段4
6は共有メモリ5に対するパトロール診断を行い、共有
メモリ5の正常性を確認する。
On the other hand, when an interrupt occurs, the checking means 47 of the first processor 4 uses the interface 6 with the zero processor 3 to check whether or not the zero processor 3 is operating normally. If it is operating normally, it is assumed that the patrol diagnosis for the shared memory 5 is also being performed normally, and the diagnostic means 47 does nothing. However, if it is not operating normally, the diagnostic means 47 notifies the patrol diagnostic means 46 of this fact, and the patrol diagnostic means 4
6 performs patrol diagnosis on the shared memory 5 and confirms the normality of the shared memory 5.

尚、0番側プロセッサ3のパトロール診断手段36によ
る共有メモリ5のパトロール診断が終了すると、パトロ
ール診断手段36は終了信号を通知・再設定手段34及
びクリア手段33に送出する。通知・再設定手段34は
、終了信号を受けると、その旨をインタフェース6を介
して1番側プロセッサ4に通知した後、パトロール診断
実行タイマ31を再設定する。クリア手段33は、終了
信号を受けると、自己の共有メモリ管理テーブル32に
登録された共有メモリ管理情報をクリアする。また、1
番側プロセッサ4では、再設定手段44は、上記通知を
受けると、パトロール診断実行タイマ41を再設定する
。そして、クリア手段43は、上記通知を受けると、自
己の共有メモリ管理テーブル42に登録された共有メモ
リ管理情報をクリアする。
Incidentally, when the patrol diagnosis means 36 of the 0th side processor 3 completes the patrol diagnosis of the shared memory 5, the patrol diagnosis means 36 sends an end signal to the notification/resetting means 34 and the clearing means 33. Upon receiving the end signal, the notification/resetting means 34 notifies the first processor 4 of this via the interface 6, and then resets the patrol diagnosis execution timer 31. Upon receiving the end signal, the clearing means 33 clears the shared memory management information registered in its own shared memory management table 32. Also, 1
In the second processor 4, upon receiving the above notification, the reset means 44 resets the patrol diagnosis execution timer 41. Then, upon receiving the above notification, the clearing means 43 clears the shared memory management information registered in its own shared memory management table 42.

このように、共有メモリ5に対するパトロール診断を両
プロセッサから行うのではなく、0番側プロセッサ3で
主に共有メモリ5を部分的にパト一  8 − ロール診断し、0番側プロセッサ3が正常に動作してい
ない場合のみ、1番側プロセッサ4がら共有メモリ5を
部分的にパトロール診断することになる。
In this way, instead of performing patrol diagnosis on the shared memory 5 from both processors, the 0-side processor 3 mainly performs a patrol diagnosis on a portion of the shared memory 5, and the 0-side processor 3 Only when it is not operating, the shared memory 5 is partially patrolled and diagnosed by the first processor 4.

尚、上記実施例では、0番側プロセッサ3か主体に共有
メモリ5をパトロール診断しているが、1番側プロセッ
サ4が主体に共有メモリ5をパトロール診断するように
しても良い。さらに、上記実施例では、プロセッサの個
数が2個であるか、3個以上の任意の個数でも良い。こ
の場合、各プロセッサ間にインタフェースを設け、予め
定められたプロセッサを上記実施例における0番側プロ
セッサ3のようにマスク的に動作させ、他の全てのプロ
セッサは上記実施例における1番側プロセッサ4のよう
にスレーブ的に動作させればよい。
In the above embodiment, the 0th processor 3 primarily performs the patrol diagnosis of the shared memory 5, but the 1st processor 4 may primarily perform the patrol diagnosis of the shared memory 5. Furthermore, in the above embodiment, the number of processors may be two or any number greater than or equal to three. In this case, an interface is provided between each processor, a predetermined processor is operated as a mask like the 0th processor 3 in the above embodiment, and all other processors are operated as the 1st processor 4 in the above embodiment. You can operate it as a slave like this.

[発明の効果コ 以上説明したように本発明は、共有メモリのパトロール
診断を各々のプロセッサから共有メモリの全領域に対し
て行うのではなく、プロセッサ相互間のインタフェース
を利用し、マスタプロセラ−10= サからのみ共有メモリの特定の領域に対して行うことに
より、共有メモリを効率良くパトロール診断することが
できるという効果がある。
[Effects of the Invention] As explained above, the present invention does not perform shared memory patrol diagnosis on the entire area of the shared memory from each processor, but utilizes the interface between the processors and performs shared memory patrol diagnosis on the master processor 10. = By performing the patrol diagnosis on a specific area of the shared memory only from the server, there is an effect that the shared memory can be efficiently patrolled and diagnosed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実論例の構成を示すブロック図であ
る。 1・・・0番側ホストコンピュータ、2・・・1番側ホ
ストコンピュータ、3・・・0番側プロセッサ、4・・
・1番側プロセッサ、5・・・共有メモリ、6・・・イ
ンタフェース。
FIG. 1 is a block diagram showing the configuration of one practical example of the present invention. 1... No. 0 side host computer, 2... No. 1 side host computer, 3... No. 0 side processor, 4...
- 1st processor, 5... shared memory, 6... interface.

Claims (1)

【特許請求の範囲】 1、複数個のプロセッサに共有される共有メモリに対す
るパトロール診断方式において、 前記複数個のプロセッサそれぞれには、前記共有メモリ
を入出力動作単位に分割して、書込み動作後に読出し動
作がなかった共有メモリ領域を共有メモリ管理情報とし
て登録しながら共有メモリを管理する共有メモリ管理テ
ーブルと、当該プロセッサが立上がったとき設定される
パトロール診断実行タイマと、該パトロール診断実行タ
イマが所定時刻になると割込みを発生する手段とを備え
ると共に前記複数個のプロセッサ相互間を直結するイン
タフェースを設けておき、 前記複数個のプロセッサのうち予め定められた1つのプ
ロセッサには、当該割込みが発生すると自己の共有メモ
リ管理テーブルに登録された共有メモリ管理情報と前記
インタフェースを介して他の全てのプロセッサの共有メ
モリ管理テーブルに登録された共有メモリ管理情報を読
込んで、これら共有メモリ管理テーブルに登録された共
有メモリ管理情報に対応する共有メモリ領域をパトロー
ル診断する手段と、該パトロール診断が終了すると前記
インタフェースを介して他の全てのプロセッサにその旨
を通知すると共に自己のパトロール診断実行タイマを再
設定する手段と、前記パトロール診断が終了すると自己
の共有メモリ管理テーブルに登録された共有メモリ管理
情報をクリアする手段とを設け、 前記他の全てのプロセッサ各々には、当該割込みが発生
すると前記インタフェースを介して前記予め定められた
1つのプロセッサが正常に動作しているか否かを調査す
る手段と、該調査によって正常動作が確認できないとき
にのみ前記共有メモリに対するパトロール診断を行う手
段と、前記通知に応答して自己のパトロール診断実行タ
イマを再設定する手段と、前記通知に応答して自己の共
有メモリ管理テーブルに登録された共有メモリ管理情報
をクリアする手段とを設け たことを特徴とする共有メモリのパトロール診断方式。
[Scope of Claims] 1. In a patrol diagnosis method for a shared memory shared by a plurality of processors, each of the plurality of processors is provided with a system that divides the shared memory into input/output operation units and performs a read operation after a write operation. A shared memory management table that manages the shared memory while registering inactive shared memory areas as shared memory management information, a patrol diagnosis execution timer that is set when the processor starts up, and a patrol diagnosis execution timer that is set in a predetermined manner. means for generating an interrupt when the time comes, and an interface for directly connecting the plurality of processors, and a predetermined one of the plurality of processors is configured to generate an interrupt when the interrupt occurs. Reads the shared memory management information registered in its own shared memory management table and the shared memory management information registered in the shared memory management tables of all other processors via the interface, and processes the shared memory management information registered in these shared memory management tables. means for performing a patrol diagnosis on a shared memory area corresponding to the shared memory management information, and when the patrol diagnosis is completed, notifying all other processors to that effect via the interface and resetting their own patrol diagnosis execution timer. and means for clearing shared memory management information registered in its own shared memory management table when the patrol diagnosis is completed, and each of the other processors is provided with a means for clearing the shared memory management information registered in its own shared memory management table when the patrol diagnosis is completed, and each of the other processors is configured to clear the interface when the interrupt occurs. means for investigating whether or not the predetermined one processor is operating normally through the notification; means for performing patrol diagnosis on the shared memory only when normal operation cannot be confirmed by the investigation; A sharing device characterized by comprising: means for resetting its own patrol diagnosis execution timer in response; and means for clearing shared memory management information registered in its own shared memory management table in response to the notification. Memory patrol diagnostic method.
JP62118110A 1987-05-16 1987-05-16 Patrol diagnosis system for shared memory Pending JPS63284652A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62118110A JPS63284652A (en) 1987-05-16 1987-05-16 Patrol diagnosis system for shared memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62118110A JPS63284652A (en) 1987-05-16 1987-05-16 Patrol diagnosis system for shared memory

Publications (1)

Publication Number Publication Date
JPS63284652A true JPS63284652A (en) 1988-11-21

Family

ID=14728270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62118110A Pending JPS63284652A (en) 1987-05-16 1987-05-16 Patrol diagnosis system for shared memory

Country Status (1)

Country Link
JP (1) JPS63284652A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02311950A (en) * 1989-05-29 1990-12-27 Fuji Electric Co Ltd Self-diagnostic system for multiprocessor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02311950A (en) * 1989-05-29 1990-12-27 Fuji Electric Co Ltd Self-diagnostic system for multiprocessor system

Similar Documents

Publication Publication Date Title
TWI229796B (en) Method and system to implement a system event log for system manageability
JPS588018B2 (en) multiprocessor system
JPS63284652A (en) Patrol diagnosis system for shared memory
US20190012292A1 (en) Control device
JPS62245454A (en) Patrol diagnostic system for shared memory
JPH0255816B2 (en)
JP2539390B2 (en) Multi-processor system
JPH04333963A (en) Fault processing system
JPH0196752A (en) Multi-processor device
JPH02165367A (en) Microprogram control type data processor
JPH0341528A (en) Diagnostic device in computer
JP2609456B2 (en) Multiprocessor programmable controller
JPH0449141B2 (en)
JPH07230432A (en) Calculating device
JPS59135554A (en) Communication system between computer systems
JPH03144745A (en) Status information storage system
JPH0253169A (en) Trouble detecting device for multi-microprocessor system
JPS61275967A (en) Status reader in parallel computer
JPS6224330A (en) Fault detecting system for multi-processor
JPS6252639A (en) Self-checking system for microprocessor system
JPH0652127A (en) Identification system for processor function type
JPH01187644A (en) Maintenance system for information processor
JPH01211129A (en) Information processor
JPH04293133A (en) Fault monitoring system in loosely coupled multi-processor system
JPH02114362A (en) Parallel arithmetic unit