JPS6019687B2 - Time-voltage conversion circuit - Google Patents
Time-voltage conversion circuitInfo
- Publication number
- JPS6019687B2 JPS6019687B2 JP4138577A JP4138577A JPS6019687B2 JP S6019687 B2 JPS6019687 B2 JP S6019687B2 JP 4138577 A JP4138577 A JP 4138577A JP 4138577 A JP4138577 A JP 4138577A JP S6019687 B2 JPS6019687 B2 JP S6019687B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- time
- resistor
- diode
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、時間−電圧変換回路に係り、特に、時間−電
圧変換回路の半導体素子をモノリシックICで構成した
時間−電圧変換回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time-voltage conversion circuit, and more particularly to a time-voltage conversion circuit in which semiconductor elements of the time-voltage conversion circuit are constructed from monolithic ICs.
従来、コンデンサーを二つ設けて、第1コンデンサーを
適当な時間放電し、放電量に応じて第2のコンデンサー
を充電する方式がある。この一例を示したのが第1図で
ある。このような回路の一例として例えば特関昭50−
53743号が知られている。トランジスタ1には抵抗
2がコレクタ抵抗として挿入され、コレクタとアース間
にコンデンサ3、抵抗4、ダイオード5の各々を直列接
続して挿入する。Conventionally, there is a method in which two capacitors are provided, the first capacitor is discharged for an appropriate period of time, and the second capacitor is charged depending on the amount of discharge. FIG. 1 shows an example of this. An example of such a circuit is the
No. 53743 is known. A resistor 2 is inserted as a collector resistor in the transistor 1, and a capacitor 3, a resistor 4, and a diode 5 are each connected in series and inserted between the collector and ground.
コンデンサ3の出力にはダイオード6が順万向に直列接
続され、更に、コンデンサ7が接続されて、所定の充電
が行なわれる。そして、コンデンサ7の充電電圧をバイ
アス電圧とするトランジスタ8がコンデンサ7に接続さ
れる。トランジスタ8にはェミッタ抵抗9が接続され、
この抵抗の両端に生じる電圧降下を出力として取出す。
尚、第2図Aはトランジスタ1に入力される入力信号波
形、第2図Bはトランジスタ8より出力される出力信号
波形を各々示すものである。A diode 6 is connected in series to the output of the capacitor 3, and a capacitor 7 is further connected to perform predetermined charging. A transistor 8 whose bias voltage is the charging voltage of the capacitor 7 is connected to the capacitor 7 . An emitter resistor 9 is connected to the transistor 8,
The voltage drop that occurs across this resistor is extracted as an output.
2A shows the input signal waveform input to the transistor 1, and FIG. 2B shows the output signal waveform output from the transistor 8.
コンデンサ3,7は図に示した向きに電荷が充電されて
おり、入力信号のオフ期間則ち、時間T,の間トランジ
スタ1はオンする。トランジスターがオンしている時間
、コンデンサ3は、ダイオード5、抵抗4を通して放電
される訳であるが、ダイオード6のアノードとアース間
には、寄生効果によりダイオード10が図の様に接続さ
れた構造となる。従ってコンデンサ3の電荷は、ダイオ
ード10、トランジスターを通して瞬時に放電し、従っ
て、コンデンサ3の放電量は、トランジスタ1のオン時
間には影響されず、入力信号がオン(トランジスターが
オフ)となった時点で、コンデンサ7は、抵抗2、コン
デンサ3ダイオード6のループで急速に充電されコンデ
ンサー7の充電電圧は、入力信号のオフ時間に全く影響
されない電圧となる。モノリシックICでダイオードを
構成する場合は、第3図に示すNPNトランジスタ構造
のコレクタ端子22と、ベース端子21を接続する構成
が最良であり、この構成をとった場合には、モノリシッ
クICの最低電位層貝0ち、第3図サブストレート層2
5より、コレクタ層22にP−N打頃方向ダィオ−ドが
接続された構造となり、第1図のダイオード6のアノー
ドとアース間にダイオード10が接続された構造となる
。The capacitors 3 and 7 are charged in the direction shown in the figure, and the transistor 1 is turned on during the OFF period of the input signal, that is, the time T. While the transistor is on, the capacitor 3 is discharged through the diode 5 and the resistor 4. However, due to the parasitic effect, a diode 10 is connected between the anode of the diode 6 and the ground as shown in the figure. becomes. Therefore, the charge in the capacitor 3 is instantly discharged through the diode 10 and the transistor.Therefore, the amount of discharge in the capacitor 3 is not affected by the on time of the transistor 1, and the moment the input signal turns on (the transistor is off). The capacitor 7 is rapidly charged by the loop of the resistor 2, capacitor 3, and diode 6, and the charging voltage of the capacitor 7 becomes a voltage that is completely unaffected by the off-time of the input signal. When configuring a diode with a monolithic IC, the best configuration is to connect the collector terminal 22 and base terminal 21 of the NPN transistor structure shown in FIG. 3. When this configuration is adopted, the lowest potential of the monolithic IC Layer layer 0chi, Figure 3 Substrate layer 2
5, a structure is obtained in which a PN strike direction diode is connected to the collector layer 22, and a diode 10 is connected between the anode of the diode 6 in FIG. 1 and the ground.
上述したように、ダイオード又はディスクリート回路を
1つのモノリシツクICで構成する場合には、寄生効果
によりモノリシックにの最低電位に当るサブストレート
層よりコンデンサーの一端にダイオード10が接続され
る構成となり、コンデンサの放電は放電抵抗を通さずに
行なわれ、時間中に応じて、放電量を変化させる事が困
難となり、半導体素子を1つのモノリシツクにで構成し
た場合には、この寄生効果によるダイオードがあっても
、コンデンサの放電が抵抗を通して行なわれる構成が必
要となる。As mentioned above, when a diode or discrete circuit is constructed with one monolithic IC, the diode 10 is connected to one end of the capacitor from the substrate layer, which has the lowest monolithic potential, due to parasitic effects, and the capacitor's Discharge occurs without passing through a discharge resistor, making it difficult to change the amount of discharge depending on the time.If the semiconductor device is constructed as a single monolithic device, even if there is a diode due to this parasitic effect, , a configuration is required in which the capacitor is discharged through a resistor.
本発明の目的は、寄生効果のダイオードによる影響を除
去し、良好な性能を発揮する時間−電圧変換回路を提供
するにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a time-voltage conversion circuit that eliminates parasitic effects caused by diodes and exhibits good performance.
本発明は二つのコンデンサを用い、第1のコンデンサの
放電電荷量が時間に応じて変化するように、第1のコン
デンサに直列に抵抗に接続し、放電ループの最低電位を
、モノリシックICの最低電位層電圧より、ダイオード
の順方向電圧降下分以上下らない様に構成し、第2のコ
ンデンサの充電時は、第1のコンデンサの放電抵抗と並
列に接続されたダイオードを充電電流の大部分が流れる
ように構成し、モノリシックICの寄生効果による影響
を受けない回路構成としたものである。The present invention uses two capacitors, and connects a resistor in series with the first capacitor so that the discharge charge amount of the first capacitor changes with time, and sets the lowest potential of the discharge loop to the lowest potential of the monolithic IC. It is configured so that the potential layer voltage does not drop by more than the forward voltage drop of the diode, and when charging the second capacitor, most of the charging current flows through the diode connected in parallel with the discharging resistor of the first capacitor. The circuit configuration is such that it is not affected by the parasitic effects of a monolithic IC.
第4図は本発明の実施例を示す回路図である。第4図に
おいては第2図で用いた部材と同一部材であるものには
同一符号を付している。第4図において、トランジスタ
1、抵抗2、ダイオード5,6、トランジスタ8、抵抗
9、とよりモノリシックIC30は構成される。FIG. 4 is a circuit diagram showing an embodiment of the present invention. In FIG. 4, the same members as those used in FIG. 2 are given the same reference numerals. In FIG. 4, a monolithic IC 30 is composed of a transistor 1, a resistor 2, diodes 5 and 6, a transistor 8, and a resistor 9.
更に、コンデンサ3,7、抵抗4の各々を外付部品とし
て変換回路が構成される。トランジスターのベースには
、第3図Aのようなパルス信号が入力し、パルス信号の
オフ時間T,の間、トランジスタ1がオンし、コンデン
サ3の電荷は、ダイオード10、抵抗4、トランジスタ
1を通して、抵抗4とコンデンサ3よりなる時定数で放
電される。Furthermore, a conversion circuit is constructed using each of the capacitors 3 and 7 and the resistor 4 as external components. A pulse signal as shown in FIG. 3A is input to the base of the transistor, transistor 1 is turned on during the off time T of the pulse signal, and the charge in capacitor 3 is transferred through diode 10, resistor 4, and transistor 1. , is discharged with a time constant consisting of resistor 4 and capacitor 3.
この時、放電ループの最低電位はA点となり、電源電圧
の最抵電位OVに対して、ダイオード10の順万向電圧
0.7V分下った値となる。即ちA点電位は、一0.7
Vとなる。次に入力信号がオンすると、To一T,の時
間、トランジスタ1はオフし、この時間、コンデンサ7
は、抵抗2、ダイオード5、コンデンサ3、ダイオード
6のループで抵抗2と、コンデンサ3,7より決まる時
定数で充電される。入力信号のオフ時間に応じた出力電
圧を得る為、この回路では、抵抗2の値を抵抗4に対し
て充分4・さし、値としている。At this time, the lowest potential of the discharge loop is at point A, which is a value lower than the lowest resistance potential OV of the power supply voltage by 0.7 V of the forward voltage of the diode 10. That is, the potential at point A is -0.7
It becomes V. Next, when the input signal is turned on, transistor 1 is turned off for a time of To-T, and during this time, capacitor 7
is charged in a loop consisting of resistor 2, diode 5, capacitor 3, and diode 6 with a time constant determined by resistor 2 and capacitors 3 and 7. In order to obtain an output voltage corresponding to the OFF time of the input signal, in this circuit, the value of the resistor 2 is set to be a value sufficiently subtracted by 4 times the value of the resistor 4.
コンデンサ7の出力は、トランジスタ8により、ェミッ
タホロワー構成で抵抗9が接続されており、コンデンサ
7に充電された電荷の放電抵抗は、充分大きくとってあ
り、結局、出力端子には、第3図Bのような出力電圧が
発生する。The output of the capacitor 7 is connected to a resistor 9 in an emitter-follower configuration by a transistor 8, and the discharge resistance of the charge charged in the capacitor 7 is set to be sufficiently large, so that the output terminal as shown in FIG. An output voltage such as is generated.
即ち、入力信号のオフ時間が長いと、コンデンサ3の放
電量が大きくなり、従って、コンデンサ7の充電量は大
きくなる。第3図に示すように、入力信号のオフ時間が
T,の時には、第3図Bのように出力電圧はV,の値と
なり、〜(T2>T,)の場合にはV2(V2>V,)
となり、時間に応答した出力電圧が得られる。本発明の
実施例によれば、寄生効果の影響を受けないでモノリシ
ツクICを構成できるので、信頼性の向上を図ることが
できる。That is, when the off time of the input signal is long, the amount of discharge of the capacitor 3 becomes large, and therefore the amount of charge of the capacitor 7 becomes large. As shown in FIG. 3, when the off time of the input signal is T, the output voltage has a value of V, as shown in FIG. 3B, and when ~(T2>T,), V2 (V2> V,)
As a result, an output voltage that responds to time can be obtained. According to the embodiments of the present invention, a monolithic IC can be constructed without being influenced by parasitic effects, so that reliability can be improved.
また、回路構成上の処置のみで新たな部品を必要としな
いのでコスト低減の効果もある。応用例としては、IC
フルトラ点火装置が最適であり、顕著な効果を呈する。
以上より明らかなように本発明によれば、モノリシツク
IC構成特有の寄生効果の影響を除去することができる
。Further, since no new parts are required just by changing the circuit configuration, there is also an effect of cost reduction. As an application example, IC
A full-torra ignition system is most suitable and has a remarkable effect.
As is clear from the above, according to the present invention, it is possible to eliminate the influence of parasitic effects peculiar to a monolithic IC structure.
第1図は従来の時間−電圧変換回路を示す回路図、第2
図A,Bの々は交換回路の入力信号と本発明の実施例に
より得られる出力信号とを示す波形図、第3図はモ/リ
シックIC内のトランジスタ構造及びサブストレート構
造を示す断面図、第4図は本発明の実施例を示す回路図
である。
3,7……コンデンサ、4・・…・抵抗、5,6,10
”””ダイオード。
多’図
第2図
多3図
弊4図Figure 1 is a circuit diagram showing a conventional time-voltage conversion circuit;
Figures A and B are waveform diagrams showing the input signal of the switching circuit and the output signal obtained by the embodiment of the present invention, and Figure 3 is a cross-sectional view showing the transistor structure and substrate structure in the molythic IC. FIG. 4 is a circuit diagram showing an embodiment of the present invention. 3, 7... Capacitor, 4... Resistor, 5, 6, 10
"""Diode. Figure 2 Figure 2 Figure 3 Figure 4
Claims (1)
、当該信号の時間幅変化に応じて変化する出力信号を出
力する時間−電圧変換回路において;上記入力信号の−
の周期のオン又はオフいずれかの一方の期間に充電せし
めた電荷を当該入力信号の他方の期間に放電する第1の
コンデンサと、該第1のコンデンサに充電の際には急速
に行い、放電の際には緩慢に行なうべく上記第1のコン
デンサに直列に接続されるダイオードと、該ダイオード
と並列に接続され上記第1コンデンサの蓄積電荷の放電
を所定の時定数で行なわせる抵抗と、上記入力信号の他
方の期間に上記第1のコンデンサと直列に接続されると
共に当該第1のコンデンサの放電電荷を充電せしめ、そ
の充電電圧を出力信号となさしめる第2のコンデンサと
、を具備してなる時間−電圧変換回路。1. In a time-voltage conversion circuit that takes pulse waveforms with different on and off times as input signals and outputs an output signal that changes according to the change in time width of the signal;
a first capacitor that discharges a charge that is charged during one period of the on or off period of the input signal during the other period of the input signal; a diode connected in series to the first capacitor in order to discharge the accumulated charge in the first capacitor slowly at a predetermined time constant; A second capacitor is connected in series with the first capacitor during the other period of the input signal, charges the discharged charge of the first capacitor, and uses the charging voltage as an output signal. A time-voltage conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4138577A JPS6019687B2 (en) | 1977-04-13 | 1977-04-13 | Time-voltage conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4138577A JPS6019687B2 (en) | 1977-04-13 | 1977-04-13 | Time-voltage conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53126852A JPS53126852A (en) | 1978-11-06 |
JPS6019687B2 true JPS6019687B2 (en) | 1985-05-17 |
Family
ID=12606914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4138577A Expired JPS6019687B2 (en) | 1977-04-13 | 1977-04-13 | Time-voltage conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6019687B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454628U (en) * | 1990-09-12 | 1992-05-11 |
-
1977
- 1977-04-13 JP JP4138577A patent/JPS6019687B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454628U (en) * | 1990-09-12 | 1992-05-11 |
Also Published As
Publication number | Publication date |
---|---|
JPS53126852A (en) | 1978-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784721B2 (en) | Driver circuit for soft turning on a power element connected to an inductive load | |
GB2086680A (en) | Integratable single pulse circuit | |
JPS6019687B2 (en) | Time-voltage conversion circuit | |
US4071776A (en) | Sawtooth voltage generator for constant amplitude sawtooth waveform from varying frequency control signal | |
JPS58501400A (en) | Precision differential relaxation oscillator circuit | |
US3980901A (en) | Trigger pulse generator circuit | |
JPS5820939Y2 (en) | Potential fluctuation detection circuit | |
JPS6116590Y2 (en) | ||
JPH0560284B2 (en) | ||
JPH0438590Y2 (en) | ||
JPH0412471Y2 (en) | ||
JP2710349B2 (en) | Power-on reset circuit | |
JPH0681024B2 (en) | Analog switch circuit | |
JPH0213980Y2 (en) | ||
JPH06223027A (en) | Switching circuit | |
JPS5824517Y2 (en) | Pre-operation signal sending circuit | |
JPH0553353B2 (en) | ||
JP3202436B2 (en) | Hold circuit | |
JPH077910B2 (en) | Power-on reset circuit | |
JPS6311768Y2 (en) | ||
JPH07118640B2 (en) | Power-on reset circuit | |
JPS60220691A (en) | Signal generating device | |
JPS61255121A (en) | Reset signal generating circuit | |
JPH05119857A (en) | Constant-current generating circuit | |
JPH0191520A (en) | Charge pumping circuit |