JPS60196681A - 電圧低下検出回路 - Google Patents
電圧低下検出回路Info
- Publication number
- JPS60196681A JPS60196681A JP5236784A JP5236784A JPS60196681A JP S60196681 A JPS60196681 A JP S60196681A JP 5236784 A JP5236784 A JP 5236784A JP 5236784 A JP5236784 A JP 5236784A JP S60196681 A JPS60196681 A JP S60196681A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power source
- power supply
- resistor
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、電源電圧が急に低下したことを検出する電
圧低下検出回路に関する。
圧低下検出回路に関する。
（従来技術）
マイクロコンピュータや一般のＩＣを応用したシステム
においては、電ｍ電圧の低下時に誤動作を起す恐れがあ
るので７、車載用あるいは工作機械など高信頼性を要求
される分野へ応用される上記ＩＣなどに対しては、電源
電圧の低下を検出し、安全な側へ強制的に制御すること
が必要とされている。
においては、電ｍ電圧の低下時に誤動作を起す恐れがあ
るので７、車載用あるいは工作機械など高信頼性を要求
される分野へ応用される上記ＩＣなどに対しては、電源
電圧の低下を検出し、安全な側へ強制的に制御すること
が必要とされている。
従来、このために、専用の低電圧検出ＩＣを用いたシ、
基準ダイオードやメベアンプなど個別部品の組合せで電
圧低下の検出を行っているが、高価、占有スペース大お
よび検出電圧が固定されるという問題があった。
基準ダイオードやメベアンプなど個別部品の組合せで電
圧低下の検出を行っているが、高価、占有スペース大お
よび検出電圧が固定されるという問題があった。
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、八°だ価・占有スペース小となるような簡単な構成で
電圧低下検出を行うことができ、マイクロコンピュータ
などのＩＣに内蔵することもでき、しかも検出電圧が固
定でなくて電Ｗ電圧からの変化分で定まる電圧低下検出
回路を提供することにある。
、八°だ価・占有スペース小となるような簡単な構成で
電圧低下検出を行うことができ、マイクロコンピュータ
などのＩＣに内蔵することもでき、しかも検出電圧が固
定でなくて電Ｗ電圧からの変化分で定まる電圧低下検出
回路を提供することにある。
（発明の概要）
この発明の要点は、電源電圧なり（分して得た電圧を基
準として電源電圧の低下を検出することにある。
準として電源電圧の低下を検出することにある。
（実施例）
以下この発明の実施例を図面を診照して説す」する。
第１図はこの発明の第１の実施例であって、電源ＶＤＤ
に接続された電源電圧線１は論理回路部２の電源端子２
．、 ＰチャンネルＭＯ８）ランソスタ３のダートおよ
びダイオード４のアノード側に接続される。ダイオード
４０カソード側は例えばｌＯＫΩの抵抗５の一端に接続
され、この抵抗５の他端は例えば１μＦのコンデンサ６
の一端に接続される。また、抵抗５とコンデンサ６の接
続部すは前記へ４０Ｓ）ランノスタ３のソースと論理回
路部２のリセット端子２２に接続される。ＭＯＳ）ラン
ソスタ３のドレインは例えばＩＭΩの抵抗７の一端に接
続され、この抵抗７の他端は接地される。同様に、前記
コンデンサ６の他端も接地されている。
に接続された電源電圧線１は論理回路部２の電源端子２
．、 ＰチャンネルＭＯ８）ランソスタ３のダートおよ
びダイオード４のアノード側に接続される。ダイオード
４０カソード側は例えばｌＯＫΩの抵抗５の一端に接続
され、この抵抗５の他端は例えば１μＦのコンデンサ６
の一端に接続される。また、抵抗５とコンデンサ６の接
続部すは前記へ４０Ｓ）ランノスタ３のソースと論理回
路部２のリセット端子２２に接続される。ＭＯＳ）ラン
ソスタ３のドレインは例えばＩＭΩの抵抗７の一端に接
続され、この抵抗７の他端は接地される。同様に、前記
コンデンサ６の他端も接地されている。
また、抵抗７の一端は入力端子２．を経て論理回路部２
内の制御回路８に接続される。
内の制御回路８に接続される。
第２図は上記回路の各部の波形で、Ａは電源電圧ｆＩＭ
１の電圧波形、Ｂは接続部すの電圧波形、Ｃは入力端子
２．の電圧波形である。これら電圧波形を参照して第１
図の回路の動作を説明する。
１の電圧波形、Ｂは接続部すの電圧波形、Ｃは入力端子
２．の電圧波形である。これら電圧波形を参照して第１
図の回路の動作を説明する。
電源電圧がＯｖの状態（第２図のＴ。期間）の時、すべ
ての回路は動作しない。次に、Ｔ１期間で電源電圧が印
加されると、電源電圧線１は第２図囚に示すように正規
の電圧ＶＤＤ （例えば５Ｖ）に達する。この時、ダイ
オード４．抵抗５およびコンデンサ６からなる積分回路
によって電源電圧が積分され、接続部すの電圧は第２図
（Ｂ）に示すような積分波形となる。そして、この積分
電圧が晒理回路部２のリセット端子２２に供給される論
理回路部２は、この電圧を利用して初期状態へのオート
リセットを行う。また、積分電圧はＰチャンネルＭＯＳ
トランノスタ３のソースにも供給さレル。
ての回路は動作しない。次に、Ｔ１期間で電源電圧が印
加されると、電源電圧線１は第２図囚に示すように正規
の電圧ＶＤＤ （例えば５Ｖ）に達する。この時、ダイ
オード４．抵抗５およびコンデンサ６からなる積分回路
によって電源電圧が積分され、接続部すの電圧は第２図
（Ｂ）に示すような積分波形となる。そして、この積分
電圧が晒理回路部２のリセット端子２２に供給される論
理回路部２は、この電圧を利用して初期状態へのオート
リセットを行う。また、積分電圧はＰチャンネルＭＯＳ
トランノスタ３のソースにも供給さレル。
Ｔ２期間は定常動作状態であシ、この時、コンデンサ６
には電源電圧に近い電圧Ｖ２ （積分のピーク電圧）が
充電されている。また、この電圧Ｖｚ （基準電圧）か
ＰチャンネルＭ ＯＳ ）ランソスタ３のソースに供給
されている。このような状態から、いま、電源電圧（電
源電圧線１の電圧）が急に低下し、その電圧が第２図囚
のＴ８期間のように電圧ＶＩＫなると、Ｐチャンネ＃Ｍ
Ｏ８）ランソスタ３のソース電圧よシケ゛−ト電圧の方
が低くなるので、このＭＯＳ）ランソスタ３が導通ずる
。したがって、コンデンサ６に充電された％、圧がＭ
ＯＳ トランジスタ３および抵抗７を通して約１秒の時
定数で放電し、抵抗７の両端には第２図（Ｃ）に余す波
形の電圧が得られる。この電圧が電源電圧低下信号とし
て論理回路部２の制御回路８に供給される。
には電源電圧に近い電圧Ｖ２ （積分のピーク電圧）が
充電されている。また、この電圧Ｖｚ （基準電圧）か
ＰチャンネルＭ ＯＳ ）ランソスタ３のソースに供給
されている。このような状態から、いま、電源電圧（電
源電圧線１の電圧）が急に低下し、その電圧が第２図囚
のＴ８期間のように電圧ＶＩＫなると、Ｐチャンネ＃Ｍ
Ｏ８）ランソスタ３のソース電圧よシケ゛−ト電圧の方
が低くなるので、このＭＯＳ）ランソスタ３が導通ずる
。したがって、コンデンサ６に充電された％、圧がＭ
ＯＳ トランジスタ３および抵抗７を通して約１秒の時
定数で放電し、抵抗７の両端には第２図（Ｃ）に余す波
形の電圧が得られる。この電圧が電源電圧低下信号とし
て論理回路部２の制御回路８に供給される。
したがって、論理回路部２は、この入力によってＴ４の
期間、ｆ［ｉ！Ｉ御回路８の働きＫより例えばパワーダ
ウンモードに入る。
期間、ｆ［ｉ！Ｉ御回路８の働きＫより例えばパワーダ
ウンモードに入る。
しかる後、Ｔ、のル」間で電源電圧が回復すると、電圧
■２をピークとする積分電圧か書びリセット端子２□に
供給されるので、−理回路部２は、初期状態にリセット
され正常な動作状態に戻る。
■２をピークとする積分電圧か書びリセット端子２□に
供給されるので、−理回路部２は、初期状態にリセット
され正常な動作状態に戻る。
ところで、ｂ’ｔｏｓトランジスタ３が導通ずるために
は、電源電圧線１と接続部すの電位差が＆ｉ０Ｓトラン
ジスタ３のスレッショールドレベル以上あればよく、こ
れは０．６〜１．５ Ｖ程度である。したがって、電源
電圧が５ｖであるとすると、電圧低下の検出電圧は例え
ば４．４Ｖであシ、電源電圧が４Ｖであるとすると、検
出電圧は例えば３．４Ｖとなる。つまシ、この回路は、
検出電圧は固定ではガく、電源電圧からの変化分で定ま
る。
は、電源電圧線１と接続部すの電位差が＆ｉ０Ｓトラン
ジスタ３のスレッショールドレベル以上あればよく、こ
れは０．６〜１．５ Ｖ程度である。したがって、電源
電圧が５ｖであるとすると、電圧低下の検出電圧は例え
ば４．４Ｖであシ、電源電圧が４Ｖであるとすると、検
出電圧は例えば３．４Ｖとなる。つまシ、この回路は、
検出電圧は固定ではガく、電源電圧からの変化分で定ま
る。
このように、上記回路は、検出電圧が固定ではなく、電
源電圧からの変化分で定まる。したがって、例えば５■
で使用するＩＣを４■で用いたとしても、伺ら問題なく
電圧低下を検出できる。また、上記回路は構成が簡単で
あって、コストダウン・占有スペースの削減を図ること
ができ、芒らに、マイクロコンピュータなどの複雑なん
打理回路で構晟されるＩＣに内蔵して、ＩＣの信頼性を
向上させることもできる。
源電圧からの変化分で定まる。したがって、例えば５■
で使用するＩＣを４■で用いたとしても、伺ら問題なく
電圧低下を検出できる。また、上記回路は構成が簡単で
あって、コストダウン・占有スペースの削減を図ること
ができ、芒らに、マイクロコンピュータなどの複雑なん
打理回路で構晟されるＩＣに内蔵して、ＩＣの信頼性を
向上させることもできる。
第３図はこの発明の第２の実施例な示す回路図である。
第１図の第１の実施例では、接続部すの電圧（コンデン
サ６の充’ｉｉ４： １１３：圧であり、基準電圧）と
電源電圧とをＩＶＩＯ８）ランジスタ３で比較するもの
であるが、第３図の第２の実施例ではコンノくレータ１
１を用いて比較する。このようにしても、第１図の第１
の実施例と同様の効果を得ることができる。
サ６の充’ｉｉ４： １１３：圧であり、基準電圧）と
電源電圧とをＩＶＩＯ８）ランジスタ３で比較するもの
であるが、第３図の第２の実施例ではコンノくレータ１
１を用いて比較する。このようにしても、第１図の第１
の実施例と同様の効果を得ることができる。
（発明の効果）
以上詳述したように、この発明の電圧低下検出回路によ
れば、電源電圧を積分して得た電圧を基準として電動電
圧の低下を検出するようにしたので、廉価・占イ１スペ
ース小となるような簡単な構成で′重圧低下検出を行う
ことができ、マイクロコンピユータなどのＩＣに内蔵す
ることもでき、しかも検出電圧を固定ではなくて、電諒
電圧からの変化分で定めることができる。
れば、電源電圧を積分して得た電圧を基準として電動電
圧の低下を検出するようにしたので、廉価・占イ１スペ
ース小となるような簡単な構成で′重圧低下検出を行う
ことができ、マイクロコンピユータなどのＩＣに内蔵す
ることもでき、しかも検出電圧を固定ではなくて、電諒
電圧からの変化分で定めることができる。
第１図はこの発明の電圧低下検出回路の第１の実施例を
示す回路図、第２図は第１の実施例の動作を説明するた
めの電圧阪形図、第３図はこの発明の第２の実施例をボ
す回路図である。 １・・・′【ｌｊ ｆ？、奄圧崖、３・・・Ｐチャンネ
ルＭ、 ＯＳ ）ランソスタ、４・・・ダイオード、５
・・・抵抗、６・・・コンデンサ。 特許出願人 沖電気工業株式会社 第１図 第３図 第２図 手続補正書 昭和５９年ｍ月１９日 特許庁長官志賀 字数 １、事件の表示 昭和５９年特 許 願第 ５２３６７ 号２、発明の名
称 ′−電圧低下検出回 路、補正をする者 事件との関係 特許出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発）６、補
正の対象 明細書の特許請求の範囲および発明の詳細７、補正の内
容 １）明細書の「２、特許請求の範囲」を別紙の通り訂正
する。 ２）明細書４頁９行「される論理回路部２」を「される
。論理回路部２」と訂正する。 ３）同７頁３行「を積分して」を「をダイオード１抵抗
、コンデンサで租分して」と訂正する。 ２、特許請求の範囲 電源電圧をダイオード、抵抗１コンデンサで積分して基
準電圧を得る回路と、この回路によシ得られた基準電圧
と電源電圧とを比較し、電源電圧が基準電圧よシ所定レ
ベル低下した時に出力を導出する回路とを具備してなる
電圧低下検出回路。
示す回路図、第２図は第１の実施例の動作を説明するた
めの電圧阪形図、第３図はこの発明の第２の実施例をボ
す回路図である。 １・・・′【ｌｊ ｆ？、奄圧崖、３・・・Ｐチャンネ
ルＭ、 ＯＳ ）ランソスタ、４・・・ダイオード、５
・・・抵抗、６・・・コンデンサ。 特許出願人 沖電気工業株式会社 第１図 第３図 第２図 手続補正書 昭和５９年ｍ月１９日 特許庁長官志賀 字数 １、事件の表示 昭和５９年特 許 願第 ５２３６７ 号２、発明の名
称 ′−電圧低下検出回 路、補正をする者 事件との関係 特許出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発）６、補
正の対象 明細書の特許請求の範囲および発明の詳細７、補正の内
容 １）明細書の「２、特許請求の範囲」を別紙の通り訂正
する。 ２）明細書４頁９行「される論理回路部２」を「される
。論理回路部２」と訂正する。 ３）同７頁３行「を積分して」を「をダイオード１抵抗
、コンデンサで租分して」と訂正する。 ２、特許請求の範囲 電源電圧をダイオード、抵抗１コンデンサで積分して基
準電圧を得る回路と、この回路によシ得られた基準電圧
と電源電圧とを比較し、電源電圧が基準電圧よシ所定レ
ベル低下した時に出力を導出する回路とを具備してなる
電圧低下検出回路。
Claims (1)
- 電源電圧を積分して基準電圧を得る回路と、この回路に
よシ得られた基準電圧と電源電圧とを比較し、電源電圧
が基準電圧よシ所定レベル低下した時に出力を導出する
回路とを具備してなる電圧低下検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236784A JPS60196681A (ja) | 1984-03-21 | 1984-03-21 | 電圧低下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236784A JPS60196681A (ja) | 1984-03-21 | 1984-03-21 | 電圧低下検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196681A true JPS60196681A (ja) | 1985-10-05 |
Family
ID=12912834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5236784A Pending JPS60196681A (ja) | 1984-03-21 | 1984-03-21 | 電圧低下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196681A (ja) |
-
1984
- 1984-03-21 JP JP5236784A patent/JPS60196681A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4296338A (en) | Power on and low voltage reset circuit | |
| US5097146A (en) | Circuit for detecting high voltage level in mos technology | |
| KR910006471B1 (ko) | 리세트 신호 발생회로 | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| US5396115A (en) | Current-sensing power-on reset circuit for integrated circuits | |
| US5212664A (en) | Information card with dual power detection signals to memory decoder | |
| JPH0743399B2 (ja) | 半導体回路 | |
| US5815030A (en) | Circuit for filtering a signal and integrated circuit comprising such a circuit | |
| EP0787379B1 (en) | Power-on reset circuit | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| EP0068611A1 (en) | Substrate-bias voltage generator | |
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPS60196681A (ja) | 電圧低下検出回路 | |
| JP2006129073A (ja) | ヒステリシスコンパレータ及びそれを用いたリセット信号発生回路 | |
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| US7262646B2 (en) | Power-on reset circuit | |
| US5598101A (en) | Circuit arrangement having a wear indicator to indicate end of service life | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| CN219535888U (zh) | 放电保护装置 | |
| JP4080696B2 (ja) | 半導体集積回路 | |
| JP2524395B2 (ja) | パワ―オンリセット回路 | |
| US20010015661A1 (en) | Device for the detection of a high voltage | |
| JP3145753B2 (ja) | 中間電位発生回路 | |
| JPH01223360A (ja) | 電圧監視回路 | |
| JPH0311745Y2 (ja) |