JPS6019364A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS6019364A JPS6019364A JP58126056A JP12605683A JPS6019364A JP S6019364 A JPS6019364 A JP S6019364A JP 58126056 A JP58126056 A JP 58126056A JP 12605683 A JP12605683 A JP 12605683A JP S6019364 A JPS6019364 A JP S6019364A
- Authority
- JP
- Japan
- Prior art keywords
- level
- analog
- period
- capacitor
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/165—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、クランプ回路、特にアナログ／ディジタル変
換器と組合せた場合に、そのダイナミックレンジを有効
に活用するのに適するクランプ回路に関する。
換器と組合せた場合に、そのダイナミックレンジを有効
に活用するのに適するクランプ回路に関する。
テレビ信号等のように、一定周期毎にほぼ同一の繰返し
波形となシ、かつその直流レベルは保証されていないア
ナログ信号をディジタル信号に変換する場合には、まず
クランプ回路によシ、上記の繰返し波形の特定の位置の
直流レベルがある一定値トなるべく直流レベルシフトを
行なうことがクランプ回路として知られている。
波形となシ、かつその直流レベルは保証されていないア
ナログ信号をディジタル信号に変換する場合には、まず
クランプ回路によシ、上記の繰返し波形の特定の位置の
直流レベルがある一定値トなるべく直流レベルシフトを
行なうことがクランプ回路として知られている。
以下の説明を容易とするため、上記繰返し波形の最小値
が一定値となるように、直流レベルシフトする場合を例
にとシ、従来のクランプ回路を説明する。
が一定値となるように、直流レベルシフトする場合を例
にとシ、従来のクランプ回路を説明する。
第１図は従来のクランプ回路１とアナログ／ディジタル
変換器２とを組合せた構成を示す図である。即ち、クラ
ンプ回路１に入力されたアナログ信号ｖ、ｎは、コンデ
ンサ１１により直流しゃ断され、クランプ信号Ｖｃとな
る。信号ｖ０がアース電位ｖｏよシ低くなるとダイオー
ド１２が導通し、ｖｃはアース電位ｖｏに等しくなる。
変換器２とを組合せた構成を示す図である。即ち、クラ
ンプ回路１に入力されたアナログ信号ｖ、ｎは、コンデ
ンサ１１により直流しゃ断され、クランプ信号Ｖｃとな
る。信号ｖ０がアース電位ｖｏよシ低くなるとダイオー
ド１２が導通し、ｖｃはアース電位ｖｏに等しくなる。
かくして、ｖｃの最小値は常にアース電位ＶＱと等しく
制御される。
制御される。
しかし、このクランプ方式には以下の欠点がある。即ち
、ダイオードのスイッチ特性が完全ではないため、これ
が導通してもその間の電位差は厳密にはアース電位には
ならず、有限の値ΔＶとなる。しかも、この値ΔＶは、
ダイオード毎のバラつきや温度により可変となる。この
結果、上記のアナログ／ディジタル変換には以下の不都
合が生じる。即ち、一般にアナログ／ディジタル変換器
２は、一定範囲（ダイナミックレンジ）外の入力信号に
対しては、飽和のため、正しいディジタル信号に変換す
ることができない。従って、上記のダイオードの特性の
ために、上記のクランプ信号Ｖ。がこの範囲外になると
正しい変換がなされない。逆に、常にこのダイナミック
レンジ内になるようにｖｏの振幅を小さくすると、アナ
ログ／ディジタル変換器２のダイナミックレンジを十分
に利用できなくなる。従って、アナログ信号をディジタ
ル値に近似するために生じ゛る量子化誤差が相対的に大
きくなる問題が生じる。
、ダイオードのスイッチ特性が完全ではないため、これ
が導通してもその間の電位差は厳密にはアース電位には
ならず、有限の値ΔＶとなる。しかも、この値ΔＶは、
ダイオード毎のバラつきや温度により可変となる。この
結果、上記のアナログ／ディジタル変換には以下の不都
合が生じる。即ち、一般にアナログ／ディジタル変換器
２は、一定範囲（ダイナミックレンジ）外の入力信号に
対しては、飽和のため、正しいディジタル信号に変換す
ることができない。従って、上記のダイオードの特性の
ために、上記のクランプ信号Ｖ。がこの範囲外になると
正しい変換がなされない。逆に、常にこのダイナミック
レンジ内になるようにｖｏの振幅を小さくすると、アナ
ログ／ディジタル変換器２のダイナミックレンジを十分
に利用できなくなる。従って、アナログ信号をディジタ
ル値に近似するために生じ゛る量子化誤差が相対的に大
きくなる問題が生じる。
本発明の目的は、かかる温度変化等にもかかわらず、常
にアナログ／ディジクル変換器２のダイナミックレンジ
を十分に活用するだめの新しいクランプ方式を提供する
ことである。
にアナログ／ディジクル変換器２のダイナミックレンジ
を十分に活用するだめの新しいクランプ方式を提供する
ことである。
上記の目的を達成するため、本発明は上記の一周期内の
特定の位置のアナログ／ディジタル信号変換された結果
のディジタル値が、あらかじめ定められた値よシ小さい
場合には、上記のクランプ信号ｖｃを直流レベルを上昇
せしめ、他の場合には下降せしめるように制御すること
を特徴とする。
特定の位置のアナログ／ディジタル信号変換された結果
のディジタル値が、あらかじめ定められた値よシ小さい
場合には、上記のクランプ信号ｖｃを直流レベルを上昇
せしめ、他の場合には下降せしめるように制御すること
を特徴とする。
以下、本発明の一実施例を第２図によシ説明する。同図
において、点線で囲んだ部分のみが従来例である第１図
と異なる。そこで点線内のみを説明する。即ち、最小レ
ベル検出回路１３は、アナログ／ディジタル変換回路２
の出力値が最小レベルと等しくなる期間のみ出力を高レ
ベルとし、他の期間は低レベルとする。高レベルの期間
は、ダイオード１４が導通となるので、抵抗１５とコン
デンサ１６で定まる時定数によシ、コンデンサ１６の電
位は上昇し、抵抗１８を通してクランプ信号Ｖ、の直流
レベルが上昇する。低レベルの期間は、ダイオードが非
導通となるので、主に抵抗１７とコンデンサ１６で定ま
る時定数によシ、上記の直流レベルは下降する。
において、点線で囲んだ部分のみが従来例である第１図
と異なる。そこで点線内のみを説明する。即ち、最小レ
ベル検出回路１３は、アナログ／ディジタル変換回路２
の出力値が最小レベルと等しくなる期間のみ出力を高レ
ベルとし、他の期間は低レベルとする。高レベルの期間
は、ダイオード１４が導通となるので、抵抗１５とコン
デンサ１６で定まる時定数によシ、コンデンサ１６の電
位は上昇し、抵抗１８を通してクランプ信号Ｖ、の直流
レベルが上昇する。低レベルの期間は、ダイオードが非
導通となるので、主に抵抗１７とコンデンサ１６で定ま
る時定数によシ、上記の直流レベルは下降する。
以上をまとめると、クランプ信号ｖｃは第３図のように
例示できる。即ち％ ｖｌｌの直流レベルが下降すると
、アナログ／ディジタル変換回路２の出力値が最小レベ
ルと等しくなる期間が長くなる。
例示できる。即ち％ ｖｌｌの直流レベルが下降すると
、アナログ／ディジタル変換回路２の出力値が最小レベ
ルと等しくなる期間が長くなる。
このため、ダイオード１４が導通となる期間も長くなる
ので、■５の直流レベルが上昇する。逆も同様である。
ので、■５の直流レベルが上昇する。逆も同様である。
この結果、温度変化等によるダイオードの特性の変動に
よらず、常にアナログ／ディジタル変換器２の出力値が
最小レベルと等しくなる期間を一定にすることができる
。従って、大きな効果が得られる。
よらず、常にアナログ／ディジタル変換器２の出力値が
最小レベルと等しくなる期間を一定にすることができる
。従って、大きな効果が得られる。
なお、以下も本発明に含まれることは明らかである。
（１）上記説明では、アナログ／ディジタル変換器２の
出力値の最小レベルを用いてクランプ信号Ｖの直流レベ
ルを制御したが、例えばテレビ信号のペデスタル部をア
ナログ／ディジタル変換した結果が、ある一定値となる
ように制御してもよい。
出力値の最小レベルを用いてクランプ信号Ｖの直流レベ
ルを制御したが、例えばテレビ信号のペデスタル部をア
ナログ／ディジタル変換した結果が、ある一定値となる
ように制御してもよい。
（２）第２図に示した実施例による回路の他に、これと
同等の機能を得る任意の回路構成を用いてよい。
同等の機能を得る任意の回路構成を用いてよい。
第１図は、従来のクランプ回路のブロック図、第２図は
、本発明の実施例を示すクランプ回路のブロック図、第
３図は本発明の詳細な説明する波形図である。 １・・・クランプ回路、２・・・アナログ／ディジクル
変換器、１１．１４・・・ダイオード、１２．１６・・
・コンデンサ、１３・・・最小レベル検出回路、１５゜
１７、ｉｓ・・・抵抗。
、本発明の実施例を示すクランプ回路のブロック図、第
３図は本発明の詳細な説明する波形図である。 １・・・クランプ回路、２・・・アナログ／ディジクル
変換器、１１．１４・・・ダイオード、１２．１６・・
・コンデンサ、１３・・・最小レベル検出回路、１５゜
１７、ｉｓ・・・抵抗。
Claims (1)
- 交流的に結合された信号の特定の部分のレベルを直流的
に特定のレベルにクランプするクランプ回路、上記クラ
ンプ回路の出力をアナログ／ディジタル変換する回路か
らなる、アナログ／ディジタル変換装置において、上記
の特定の部分の波形をアナログ／ディジタル変換した結
果が、あらかじめ定められた値より小さい場合には、上
記の直流レベルを上昇せしめ、他の場合には、下降せし
めるように制御する手段を有してなることを特徴とする
クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126056A JPS6019364A (ja) | 1983-07-13 | 1983-07-13 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126056A JPS6019364A (ja) | 1983-07-13 | 1983-07-13 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6019364A true JPS6019364A (ja) | 1985-01-31 |
Family
ID=14925540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58126056A Pending JPS6019364A (ja) | 1983-07-13 | 1983-07-13 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019364A (ja) |
-
1983
- 1983-07-13 JP JP58126056A patent/JPS6019364A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200716A (en) | Cut-off frequency automatic adjusting filter | |
| JPS5746573A (en) | Picture signal processing device | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| US3022461A (en) | Frequency and/or phase demodulator | |
| JP2996512B2 (ja) | クリッパ回路 | |
| JPH01318431A (ja) | アナログ／ディジタル変換回路 | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JPH0124444B2 (ja) | ||
| JP3311345B2 (ja) | ビデオ信号受信装置 | |
| JPS63193603A (ja) | 同期復調器 | |
| JPS6019364A (ja) | クランプ回路 | |
| US5146224A (en) | Ac signal generating apparatus for voltage and current standard | |
| JPH0252442B2 (ja) | ||
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JPS61193505A (ja) | エンベロ−プ抽出回路 | |
| US3363055A (en) | Arrangement for reinserting the d.c. component into a signal with periodically recurrent reference values | |
| US5907300A (en) | A/D conversion device with dynamic input control | |
| JPS61210721A (ja) | アナログ・デイジタル変換回路 | |
| JP2517862Y2 (ja) | クランプ回路 | |
| KR950004854Y1 (ko) | 방송 파이롯 신호 판별 안정화 회로 | |
| JPH0417510B2 (ja) | ||
| JP3133363B2 (ja) | クランプ回路 | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPH05284387A (ja) | 振幅制限回路 | |
| JPH0224272Y2 (ja) |