JPS60184854A

JPS60184854A - 静電記録方式

Info

Publication number: JPS60184854A
Application number: JP4157784A
Authority: JP
Inventors: Susumu Saito; 進斉藤; Shigeru Iemura; 茂家村; Chiaki Daito; 千秋大東; Akira Kawano; 晃川野
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1984-03-05
Filing date: 1984-03-05
Publication date: 1985-09-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、記録電極と制御電極とを備える静電記録ヘッ
ドを用いて画像の静電潜像を静電記録紙に記録する静電
記録方式に関し、特に、中間調を記録するだめの静電記
録方式に関する。

従来例の構成とその問題点ファクシミリ等において、白黒２値画素の記録に用いら
れている静電記録ヘッドを利用し、中間調を記録する方
式としては、記録電極に印加する電圧の値を変化させる
ことによりドツトの濃度を変える方式と、単位面積中の
ドツトの密度を変えることにより、擬似的に中間調を記
録する方式がある。

しかし、前者の方式は、記録電極を駆動するだめの高圧
アナログ増幅器等を必要とし、記録電極の駆動回路が大
型高価に々す、また高圧アナログ増幅器の増幅率のばら
つき等による記録濃度１うが生じ易いという問題がある
。後者の方式は、記録画像の分解能が悪く、文字部分の
画質が劣化する等の問題点がある。

発明の目的本発明は上記従来の問題点を解消するもので、記録電極
の駆動回路の大型化や分解能の低下を招くことなく、中
間調記録の可能な静電記録方式を提供することを目的と
する。

発明の構成本発明は、白黒２値画像の場合と同様に、互いに逆極性
の一定値のパルス電圧を制御電極と記録電極に印加する
が、制御電極にパルス電圧を複数回印加し、それらのパ
ルス電圧の中で、記録すべき濃度に従って選択された回
のパルス電圧の印加時に記録電極にパルス電圧を印加す
ることにより、上述の目的を達成せんとするものである
。

実施例の説明以下、図面を参照し本発明の実施例について説明する。

第１図は、本発明の静電記録方式に用いられる静電記録
ヘッドの電極構造と静電記録紙の断面構造の一例を示す
模式図である。この図において、１は白黒２値画像記録
用に従来から用いられているものと同様な請電記録ヘッ
ドである。この静電記録ヘッド１には、多数の記録電極
２が１列に配列されているが、これらの記録電極２は、
所定数毎にブロック分けされている。記録電極２の両側
には、記録電極２の各ブロックに対応付けた制御電極３
が配列されている。４は静電記録紙であり、誘電体層５
と低抵抗層６から構成されている。

静電記録の基本原理は、次の通りである。記録電極２と
１．それに対応する制御電極３に、互いに逆極性の一定
値のパルス電圧ｖｓ　、ｖｃを印加し、誘電体層６と記
録電極２との間で放電を起こし、記録電極２の直下に位
置する誘電体層５の部分に、パルス電圧Ｖｓ　と同じ極
性の電荷を帯電させることにより、画像の静電潜像を記
録する。この静電潜像は、適当な手段で現像することに
より、ハードコピーとすることができる。

第２図は本発明の一実施例におけるパルス電圧Ｖｓ　、
Ｖｃの印加タイミングを説明するだめのタイミング図で
ある。本実施例においては、４階調の中間調記録を行う
ので、第２図（ｅ）に示される様に、制御電極３にはパ
ルス電圧ｋが三回印加される。記録電極２にパルス電圧
■ｓ　を印加するタイミングは、記録すべき濃度によっ
て異なる。

・黒（最高濃度）を記録する場合は、第２図（−）に示
すように、パルス電圧ｖｃの一回目の印加時に、パルス
電圧Ｖｓが印加される。−その次ぎに高い濃度を記録す
る場合は、第２図（ｂ）に示すように、パルス電圧ｖｃ
の二回目の印加時に、パルス電圧■ｓが印加される。そ
の次に高い濃度を記録する場合は、第２図（Ｃ）に示す
ように、パルス電圧Ｖｃの三回目の印加時に、パルス電
圧ｖｓが記録電極２に印加される。最低濃度（白）を記
録する場合は第２図（ｄ）に示すように、パルス電圧ｖ
ｓは印加されない。

なお、本実施例並びに他の実施例において、パルス電圧
Ｖｃの極性をプラス、パルス電圧■ｓの極性をマイナス
として説明するが、この極性は逆にすることもできる。

このように、記録電極２に対するパルス電圧■ｓの印加
タイミングを変えることによって、中間調を記録できる
理由を第３図の波形図によって説明する。

第３図（ａ）はパルス電圧ｖｃの波形図であり、本実施
例においては、パルス電圧ｖｃの周期Ｔと、パルス幅ｄ
は一定である。第３図（ｂ）は、パルス電圧ＶＣを印加
された制御電極３の直下における低抵抗層６の電位変化
を示す波形図である。静電記録紙４と静電記録ヘッド１
とで微分回路系が形成されるため、図のように電位波形
は微分波形となる。

パルス電圧ｖｃの一回目の印加時に、低抵抗層６の電位
は■１　まで急速に立ち上がった後、静電記録紙を含む
回路系の時定数に従って徐々に低下し、パルス電圧ｖｃ
がオフすると、電位は逆極性に反転した後、上記時定数
に従って徐々にゼロボルト電位に向かって上昇する。し
かし、二回目のパルス電圧Ｖｃの印加時刻までには、電
位はゼロボルト電位までは上昇しない。従って、二回目
のパルス電圧Ｖｃの印加時に、電位はｖｌ　よりも低い
ｖ２までしか上昇しない。同様に、三回目のパルス電圧
Ｖｃの印加時には、低抵抗層６の電位はｖ２　より低い
ｖ３　までしか上昇しない。

このように、低抵抗層６の電位は、パルス電圧ＶＣの一
回目の印加時において最も高くなり、二回目、三回目と
徐々にマイナス側ヘシフトする。

ここで、放電による誘電体層５の帯電電荷量は、記録電
極２と低抵抗層６の間の電位差にほぼ比例する。従って
、低抵抗層６の電位が最も高くなる一回目のパルス電圧
ｖｃ印加時に、パルス電圧ｖｓを印加すれば、誘電体層
６に帯電される電荷量が最も多くなる。パルス電圧ＶＢ
　の二回目の印加時にパルス電圧Ｖｓ　を印加した場合
、電荷量は二回目より少なくなる。パルス電圧Ｖｃの三
回目ノ印加時にパルス電圧■ｓ　を印加すれば、その時
の電荷量は二回目に印加時した場合より更に少なくなる
。その結果、白を含めて４階調の中間調記録を行うこと
ができる。

第４図は、本発明の他の実施例におけるパルス電圧■ｃ
の波形、および低抵抗層６の電位波形を示す波形図であ
る。

図に示すように、本実施例においては、パルス電圧ｖｃ
の印加周期Ｔは一定とし、−回目、二回目、三回目のパ
ルス幅を変えてデー−ティを変化させる。各回に印加さ
れるパルス電圧ＶＣのパルス幅ｔ１　、ｔ２　、ｔ３の
間・にはｔｌくｔ２〈ｔ３となっている。このようにす
ることにより、■１−ｖ２、ｖ２−ｖ３の差を任意に調
節し、各濃度レベルを適正化することができる。

ただし、三回目に印加されるパルス電圧■ｃのパルス幅
ｔ３は■３　と関係はないので、上記関係に決める必要
は必ずしもない。

第６図は、本発明の他の実施例におけるパルス電圧■ｃ
の波形と、低抵抗層６の電位波形を示す波形図である。

本実施例においては、図に示すように、パルス電圧ｖｃ
のパルス幅ｔは一定とし、印加周期をＴ１〉Ｔ２〉Ｔ３
の関係に定めている。このようにすることにより、ｖｌ
−ｖ２．■２−ｖ３の差を適切に調節できる。ただし、
Ｔ３はｖ３　と関係はないので、上記の関係に必ずしも
決める必要はない。

なお、パルス電圧ｖｃＯ印加周期とパルス幅を同時に変
化させることにより、■４．■２．■３を調整するよう
にしてもよい。

第４図または第６図で説明したようにすると、高湿時も
低湿時も濃度の安定した中間調記録を行うことができる
。即ち、湿度が高い場合には低抵抗層の抵１抗値が小さ
いため、■１．ｖ２．ｖ３のシフト量は小さく、逆に湿
度の低い時は、シフト量が大きくなる。従って、上述の
ようにパルス電圧ｖｃの印加周期および／またはパルス
幅を変化させることにより、■１　、ｖ２　、ｖ３を適
切に調整すれば、安定した中間調記録を行うことができ
る。

第６図は、上記各実施例における静電記録装置の回路構
成の一例を示すブロック図である。この図において、１
ｏはトリガパルスの入力端子である。１１は１ライン分
の中間調画信号を記憶するだめのメモリである。この中
間調画信号は、Ｄ３（黒）、Ｄ２　、Ｄｌ　、Ｄｏ（白
）の何れかの濃度レベルを示す信号である。

１２はアドレス発生回路であり、メモリ１１から中間調
画信号を読み出すだめのアドレスを発生する。１３け基
準レベル発生回路であり、Ｄ３゜Ｄ２．Ｄｌの何れかの
濃度レベルを基準レベルとして出力する。１４は比較器
であり、メモリ１１から出力される中間調画信号の濃度
レベルと、基準レベル発生回路１３から出力される基準
レベルとを比較することにより、中間調画信号を白黒２
値画信号に変換する。１５は白黒２値画信号をシリアル
／パラレル変換するだめのシフトレジスタであり、静電
記録ヘッド上の記録電極の１ブロック分の白黒２値画信
号を蓄積できる容量を有す。

１６は記録電極駆動回路であり、これはシフトレジスタ
１５に蓄積された１ブロック分の白黒２値画信号に従っ
て、静電記録ヘッドの記録電極にパルス電圧ｖｓ　を印
加する。１７は制御電極駆動回路であり、アドレス発生
回路１２によって示される特定のブロックに対応する制
御電極にパルス電圧Ｖｃを印加する。

次に動作を説明する。メモリ１１にライン分の中間調画
信号が書き込まれると（このだめの回路は省略されてい
る）、トリガパルスが入力される。

このトリガパルスを入力されると、アドレス発生回路１
２から最初に記録すべき１ブロック分の中間調画信号の
格納アドレスが、メモリ１１に順次与えられ、その中間
調画信号がメ、モリ１１から順次出力される。寸だ、基
準レベル発生回路１３から、濃度レベルＤ３が基準レベ
ルとして出力される。従って、メモリ１１から出力され
る中間調画信号は、比較器１４により、濃度レベルがＤ
３の画素を°’１”、それより低い濃度レベルの画素を
”　ｏ　”とした白黒２値画信号に変換され、シフトレ
ジスタ１６に蓄積される。

１ブロツク分の白黒２値画信号がシフトレジスタ１５に
蓄積されると、記録電極駆動回路１６が作動し、各ブロ
ックの記録電極のうち、白黒２値画信号“１″に対応す
るものにだけパルス電圧Ｖｓが印加される。同時に、制
御電極駆動回路１７により、駆動すべきブロックに対応
する制御電極にパルス電圧ｖｃが印加される。これによ
り、１つのブロックの二回目の記録が行われる。

−回目の記録が終わると、トリガパルスが再び入力され
、同じブロックの中間調画信号がメモリ１１から出力さ
れ、また基準レベル発生回路１３から濃度レベルＤ２が
基準レベルとして出力される。この中間調画信号は、濃
度レベルがＤ２に等しい画素のみパ１′″とした白黒２
値画信号に変換されて比較器１４かも出力され、シフト
レジスタ１５に蓄積される。この蓄積を終わると、再び
記録電極駆動回路１６および制御電極駆動回路１７が作
動し、パルス電圧Ｖｓ　、Ｖｃが印加される。

この二回目の記録を終わると、トリガパルスが再び入力
され、メモリ１１から同じブロックの中間調画信号が出
力され、基準レベル発生回路１３からは、濃度レベルＤ
１　が基準レベルとして出力される。この中間調画信号
は、濃度レベルＤ１の画素のみ”　１　”白黒２値画信
号はシフトレジスタ５に蓄積される。この蓄積がなされ
ると、記録電極駆動回路１６と制御電極駆動回路１７に
よってパルス電圧ＶＢ　、ＶＣの印加が行われる。

このようにして、１つのブロックの中間調記録が行われ
る。以後、他のブロックについても同様に、３回の記録
駆動によって中間調記録がなされる。

なお、制御電極は２つの記録電極にまたがるように配列
されるのが普通であるため、連続したブロックを順に記
録した場合、各ブロックを記録してから、低抵抗層の電
位がゼロボルトに安定するまで、隣りのブロックの記録
を待つ必要が生じ、記録速度が低下する原因になる。こ
のような問題を避けるだめ、各ブロックを順番に記録す
るのではなく、飛び飛びの順番で行う必要がある。

なお、以上の説明においては、記録電極を複数のブロッ
クに分割し、１ブロツクづつ選択的に記録を行ったが、
全ブロックを一斉に記録することも可能である。その場
合、たとえば、シフトレジスタ１５として１ライン分の
白黒２値画信号を蓄積できるビット数のものを用い、記
録電極駆動回路１６を、すべての記録電極を一斉に駆動
できる様に変更し、制御電極駆動回路１７を全制御電極
を一斉駆動するように変更するか、あるいは、すべての
制御電極を一体化すればよい。

発明の効果本発明は、制御電極にパルス電圧を複数回印加し、記録
電極へのパルス電圧の印加タイミングを記録すべき濃度
によって変えることにより、中間調記録を行うから、次
のような効果を得られる。

（イ）記録電極に印加するパルス電圧の値を変（ヒさせ
る必要がないから、記録電極駆動回路に高圧アナログ増
幅器等を設ける必要がなく、白黒２値記録の場合と同様
の簡単・安価な構成の記録電極駆動回路を用いることが
でき、また、高圧アナログ増幅器の増幅率のばらつき等
による濃度むらを防止できる。

（ロ）白黒２値記録の場合と同じドツト密度とすること
ができるから、ドツト密度を変えて擬似的な中間調記録
を行う方式のような分解能の低下を伴わない。

【図面の簡単な説明】

第１図は本発明の静電記録方式に用いられる静電記録ヘ
ッドの電極構造と静電記録紙の断面構造の一例を示す模
式図、第２図は本発明の一実施例における記録電極およ
び制御電極に対するパルス電圧の印加タイミングを説明
するだめのタイミング図、第３図は制御電極に印加され
るパルス電圧の波形および静電記録紙の電位波形を示す
波形図、第４図は本発明の他の実施例における制御電極
に印加されるパルス電圧の波形と静電記録紙の電位波形
を示す波形図、第５図は本発明の他の実施例における制
御電極に印加されるパルス電圧の波形と静電記録紙の電
位波形を示す波形図、第６図は上記各実施例における静
電記録装置の回路構成の一例を示すブロック図である。１・・・・・・静電記録ヘッド、２・・・・・・記録電
極、３・・・・・・制御電極、４・・・・・・静電記録
紙、６・・・・・・誘電体層、６・・・・・・低抵抗層
、１１・・・・・・メモリ、１２・・・・・・アドレス
発生回路、１３・・・・・・基準レベル発生回路、１４
・・・・・・比較器、１５・・・・・・シフトレジスタ
、１６・・・・・・記録電極駆動回路、１７・・・・・
・制御電極駆動回路、■ｓ・・・・・・記録電極用パル
ス電圧、ｖｃ・・・・・・制御電極用パルス電圧。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図

Claims

【特許請求の範囲】

第１の極性のパルス電圧を制御電極に複数回印加し、そ
れらのパルス電圧の中で、記録すべき濃度に従って選択
された回のパルス電圧の印加時に上記第１の極性と反対
の第２の極性のパルス電圧を記録電極に印加することを
特徴とする静電記録方式。