JPH09218392A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPH09218392A JPH09218392A JP2523096A JP2523096A JPH09218392A JP H09218392 A JPH09218392 A JP H09218392A JP 2523096 A JP2523096 A JP 2523096A JP 2523096 A JP2523096 A JP 2523096A JP H09218392 A JPH09218392 A JP H09218392A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- voltage
- gradation voltage
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】液晶表示パネルの透過率対画素電圧の特性が異
なる場合でも、単一のドライバＩＣで最適のγ補正をし
た階調電圧を供給することができるようにする。 【解決手段】複数のデータラインと、画素毎に配置され
た対向する一対の電極と、その対向する一対の電極間に
挿入された液晶層とを有する液晶表示パネルと、複数の
階調電圧セットを生成する階調電圧生成部を有し、映像
信号の階調データに従って複数の階調電圧セットから選
択した電圧をデータラインを介して一対の電極間に印加
するデータドライバ部とを有し、階調電圧生成部は、液
晶表示パネルの透過率と印加電圧の特性曲線に応じて設
定される複数種類の階調電圧セットが設定可能であるこ
とを特徴とする。
なる場合でも、単一のドライバＩＣで最適のγ補正をし
た階調電圧を供給することができるようにする。 【解決手段】複数のデータラインと、画素毎に配置され
た対向する一対の電極と、その対向する一対の電極間に
挿入された液晶層とを有する液晶表示パネルと、複数の
階調電圧セットを生成する階調電圧生成部を有し、映像
信号の階調データに従って複数の階調電圧セットから選
択した電圧をデータラインを介して一対の電極間に印加
するデータドライバ部とを有し、階調電圧生成部は、液
晶表示パネルの透過率と印加電圧の特性曲線に応じて設
定される複数種類の階調電圧セットが設定可能であるこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の書
き込み電圧を生成するデータラインの駆動回路に関す
る。
き込み電圧を生成するデータラインの駆動回路に関す
る。
【０００２】
【従来の技術】液晶表示装置は、薄型で大容量の表示装
置としてその将来性が高く活発に開発が進められ市販さ
れている。特に、ＴＦＴ（Thin Film Transistor) 方式
の液晶表示装置の開発が盛んに行なわれている。
置としてその将来性が高く活発に開発が進められ市販さ
れている。特に、ＴＦＴ（Thin Film Transistor) 方式
の液晶表示装置の開発が盛んに行なわれている。
【０００３】図１３は、このＴＦＴ方式の液晶表示パネ
ルの一般的な概略構造例を示す図である。図示しないＴ
ＦＴパネル上にマトリクス状に配置された複数の画素電
極ＰＤと、それに沿って縦方向に延びるデータラインＤ
０−Ｄ３及び横方向に延びるスキャンラインＧ０−Ｇ
３、その交差部に薄膜トランジスタＴＦＴが設けられ、
データラインに対してはデータラインドライバＤＤ０−
３により映像信号に対応する電圧が印加され、またスキ
ャンラインに対してはスキャンラインドライバＧＤ０−
３によりスキャン用の電圧が印加される。
ルの一般的な概略構造例を示す図である。図示しないＴ
ＦＴパネル上にマトリクス状に配置された複数の画素電
極ＰＤと、それに沿って縦方向に延びるデータラインＤ
０−Ｄ３及び横方向に延びるスキャンラインＧ０−Ｇ
３、その交差部に薄膜トランジスタＴＦＴが設けられ、
データラインに対してはデータラインドライバＤＤ０−
３により映像信号に対応する電圧が印加され、またスキ
ャンラインに対してはスキャンラインドライバＧＤ０−
３によりスキャン用の電圧が印加される。
【０００４】一方、図示しない液晶をはさんだ反対側に
共通電極ＣＥが設けられ、共通電極ドライバＣＥＤによ
り共通電極に制御電圧が印加される。従って、画素電極
ＰＤと共通電極ＣＥとの間の電圧の差に応じて、その間
に封入される液晶体の分子の方向が変化させられること
になる。そして、互いに９０度偏向の方向が異なる２枚
の偏向板１０、１１が両側に設けられ、更にその外側に
光源１２が設けられる。そして、光源１２の光が偏向板
１１を通過し、両電極間の電圧に従って分子の方向が変
えられた液晶体を経由してもう一枚の偏向板１０を通過
するか否かで、白黒の表示が行なわれる。両電極間の電
圧の差で、液晶体の分子の方向の変化の程度が決まり、
それに従って一定の階調が表現されることになる。３つ
の画素電極に対して赤、緑、青のカラー板等を順次設け
ることで、カラー表示も可能になる。
共通電極ＣＥが設けられ、共通電極ドライバＣＥＤによ
り共通電極に制御電圧が印加される。従って、画素電極
ＰＤと共通電極ＣＥとの間の電圧の差に応じて、その間
に封入される液晶体の分子の方向が変化させられること
になる。そして、互いに９０度偏向の方向が異なる２枚
の偏向板１０、１１が両側に設けられ、更にその外側に
光源１２が設けられる。そして、光源１２の光が偏向板
１１を通過し、両電極間の電圧に従って分子の方向が変
えられた液晶体を経由してもう一枚の偏向板１０を通過
するか否かで、白黒の表示が行なわれる。両電極間の電
圧の差で、液晶体の分子の方向の変化の程度が決まり、
それに従って一定の階調が表現されることになる。３つ
の画素電極に対して赤、緑、青のカラー板等を順次設け
ることで、カラー表示も可能になる。
【０００５】なお、かかるＴＦＴ方式の液晶表示装置の
場合、１フレーム期間中、画素電極と共通電極の間に階
調に応じた電圧を印加し続ける必要があるが、その電界
を有効に保持する為に、図１３に示されるように対向す
るスキャンラインから補助電極Ｃｓを隣接する画素電極
ＰＤに重ねるように設けるＣｓ・オン・ゲート方式が採
用されている。これは、図１３中斜線で示した補助電極
Ｃｓと画素電極ＰＤ間の補助容量にも補助的な電荷を蓄
えるようにして、画素電極と共通電極間の蓄積電荷がリ
ークしても補充されるようにしている。
場合、１フレーム期間中、画素電極と共通電極の間に階
調に応じた電圧を印加し続ける必要があるが、その電界
を有効に保持する為に、図１３に示されるように対向す
るスキャンラインから補助電極Ｃｓを隣接する画素電極
ＰＤに重ねるように設けるＣｓ・オン・ゲート方式が採
用されている。これは、図１３中斜線で示した補助電極
Ｃｓと画素電極ＰＤ間の補助容量にも補助的な電荷を蓄
えるようにして、画素電極と共通電極間の蓄積電荷がリ
ークしても補充されるようにしている。
【０００６】
【発明が解決しようとする課題】図１４は、上記した原
理による液晶パネルの電極間に印加される電圧とその透
過率との関係を示すグラフである。一般にＴ−Ｖ特性
（Transperent-Voltage 、透過率−電圧特性）と呼ばれ
るもので、図から明らかな通りリニアに変化するもので
はなく、しかも液晶の物質によって、実線の如き特性に
なったり一点鎖線の如き特性になったりすることが知ら
れている。
理による液晶パネルの電極間に印加される電圧とその透
過率との関係を示すグラフである。一般にＴ−Ｖ特性
（Transperent-Voltage 、透過率−電圧特性）と呼ばれ
るもので、図から明らかな通りリニアに変化するもので
はなく、しかも液晶の物質によって、実線の如き特性に
なったり一点鎖線の如き特性になったりすることが知ら
れている。
【０００７】そこで、例えば縦軸に示した通り８階調を
表現しようとした場合には、印加電圧はこのグラフに従
って、Ｖ０−Ｖ８のような非リニアな関係にある電圧を
電極間に印加する必要がある。しかも、液晶の物質が異
なり一点鎖線の如き特性を持つとすると、その特性曲線
にあわせた電圧を印加する必要がある。即ち、最適な階
調が得られるように印加電圧を修正する所謂γ補正を行
うのである。
表現しようとした場合には、印加電圧はこのグラフに従
って、Ｖ０−Ｖ８のような非リニアな関係にある電圧を
電極間に印加する必要がある。しかも、液晶の物質が異
なり一点鎖線の如き特性を持つとすると、その特性曲線
にあわせた電圧を印加する必要がある。即ち、最適な階
調が得られるように印加電圧を修正する所謂γ補正を行
うのである。
【０００８】従って、従来では、液晶パネルのデータラ
イン駆動回路内に設けた階調電圧作成部の電圧の抵抗分
圧部において、またはその駆動回路に供給する分圧済の
電圧を生成する抵抗分圧部等において、使用される液晶
の種類毎にそのＴ−Ｖ特性曲線に従う抵抗分圧回路をそ
れぞれ設計し搭載する必要があり、時間と費用がかかる
という問題があった。
イン駆動回路内に設けた階調電圧作成部の電圧の抵抗分
圧部において、またはその駆動回路に供給する分圧済の
電圧を生成する抵抗分圧部等において、使用される液晶
の種類毎にそのＴ−Ｖ特性曲線に従う抵抗分圧回路をそ
れぞれ設計し搭載する必要があり、時間と費用がかかる
という問題があった。
【０００９】そこで、本発明の目的は、異なる液晶パネ
ルに対しても柔軟に対応できる階調電圧作成部を有する
データライン駆動回路を提供することにある。
ルに対しても柔軟に対応できる階調電圧作成部を有する
データライン駆動回路を提供することにある。
【００１０】また、本発明の目的は、複数の液晶パネル
に応じて最適のγ補正をすることができる階調電圧作成
部を有するデータライン駆動回路を提供することにあ
る。
に応じて最適のγ補正をすることができる階調電圧作成
部を有するデータライン駆動回路を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的は、本発明によ
れば、複数のデータラインと、画素毎に配置された対向
する一対の電極と、該対向する一対の電極間に挿入され
た液晶層とを有する液晶表示パネルと、複数の階調電圧
セットを生成する階調電圧生成部を有し、映像信号の階
調データに従って前記複数の階調電圧セットから選択し
た電圧を該データラインを介して一対の電極間に印加す
るデータドライバ部とを有し、該階調電圧生成部は、液
晶表示パネルの透過率と印加電圧の特性曲線に応じて設
定される複数種類の階調電圧セットが設定可能であるこ
とを特徴とする液晶表示装置によって達成される。
れば、複数のデータラインと、画素毎に配置された対向
する一対の電極と、該対向する一対の電極間に挿入され
た液晶層とを有する液晶表示パネルと、複数の階調電圧
セットを生成する階調電圧生成部を有し、映像信号の階
調データに従って前記複数の階調電圧セットから選択し
た電圧を該データラインを介して一対の電極間に印加す
るデータドライバ部とを有し、該階調電圧生成部は、液
晶表示パネルの透過率と印加電圧の特性曲線に応じて設
定される複数種類の階調電圧セットが設定可能であるこ
とを特徴とする液晶表示装置によって達成される。
【００１２】その階調電圧生成部は、更に供給される少
なくとも２つの基準電源の電圧間を抵抗分割する手段を
有し、抵抗分割手段は複数の分割設定可能な抵抗アレイ
で構成されることで、複数種類の階調電圧セットを設定
することができる。
なくとも２つの基準電源の電圧間を抵抗分割する手段を
有し、抵抗分割手段は複数の分割設定可能な抵抗アレイ
で構成されることで、複数種類の階調電圧セットを設定
することができる。
【００１３】上記構成にすることで、異なるＴ−Ｖ特性
の液晶を使用しても、同じデータドライバＩＣを使用す
ることができ、開発コストを低減することができる。
の液晶を使用しても、同じデータドライバＩＣを使用す
ることができ、開発コストを低減することができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に従って説明する。しかしながら、本発明の技術
的範囲がかかる実施の形態に限定されないのは明らかで
ある。
て図面に従って説明する。しかしながら、本発明の技術
的範囲がかかる実施の形態に限定されないのは明らかで
ある。
【００１５】図１は、本発明の実施の形態の液晶表示装
置の全体概略図である。液晶表示パネル部２０は、図１
３で説明した構成になっており、図１中にはＴＦＴ基板
１３と共通電極基板１４が示されている。共通電極基板
１４上の共通電極ＣＥには、共通電極駆動回路部２３か
ら駆動信号２３０が供給される。ゲート・オン電源回路
部２４とゲートオフ電源回路部２５からの駆動電圧２４
０，２５０がスキャンドライバ部２１に供給され、ＴＦ
Ｔ基板１３上に形成されたスキャンラインＧ０−３は、
そのスキャンドライバ部２１により駆動される。また、
書き込みデータ電源部２６からの駆動電圧２６０がデー
タドライバ部２２に供給され、ＴＦＴ基板１３上に形成
されたデータラインＤ０−３は、そのデータドライバ部
２２により駆動される。
置の全体概略図である。液晶表示パネル部２０は、図１
３で説明した構成になっており、図１中にはＴＦＴ基板
１３と共通電極基板１４が示されている。共通電極基板
１４上の共通電極ＣＥには、共通電極駆動回路部２３か
ら駆動信号２３０が供給される。ゲート・オン電源回路
部２４とゲートオフ電源回路部２５からの駆動電圧２４
０，２５０がスキャンドライバ部２１に供給され、ＴＦ
Ｔ基板１３上に形成されたスキャンラインＧ０−３は、
そのスキャンドライバ部２１により駆動される。また、
書き込みデータ電源部２６からの駆動電圧２６０がデー
タドライバ部２２に供給され、ＴＦＴ基板１３上に形成
されたデータラインＤ０−３は、そのデータドライバ部
２２により駆動される。
【００１６】システム側とのインターフェース部３０を
介して映像信号等を受信するインターフェース・駆動タ
イミング制御部２９から、それぞれの交流駆動に必要な
タイミング信号３１，３２，３３が出力される。また、
データドライバ部２２には、映像信号に対応する階調信
号、カラー信号も供給される。従って、このデータドラ
イバ部２２にて、γ補正された階調電圧セットが作成さ
れ、その作成された階調電圧セットから階調信号に対応
する駆動電圧が選択される。
介して映像信号等を受信するインターフェース・駆動タ
イミング制御部２９から、それぞれの交流駆動に必要な
タイミング信号３１，３２，３３が出力される。また、
データドライバ部２２には、映像信号に対応する階調信
号、カラー信号も供給される。従って、このデータドラ
イバ部２２にて、γ補正された階調電圧セットが作成さ
れ、その作成された階調電圧セットから階調信号に対応
する駆動電圧が選択される。
【００１７】駆動タイミング制御部２９は更に、上記交
流駆動のタイミングと同じタイミングのリセット信号３
４を内部電源回路部２７に供給する。内部電源回路部２
７では、正電源Ｖ２を生成し、各電源部２３，２４，２
５，２６に供給する。
流駆動のタイミングと同じタイミングのリセット信号３
４を内部電源回路部２７に供給する。内部電源回路部２
７では、正電源Ｖ２を生成し、各電源部２３，２４，２
５，２６に供給する。
【００１８】図２は、データドライバ部２２の内部を詳
細に示すブロック図である。このデータドライバ部２２
には、図１で示した駆動タイミング制御部２９から供給
されるシフトクロックＣＬＫ、データの取り込みの開始
を決めるスタートパルスＳＰ、例えば６４階調を表現す
る為の６ビットの映像信号ＤＡＴＡ、出力の切り替えタ
イミングを決めるラッチパルスＬＰが入力される。
細に示すブロック図である。このデータドライバ部２２
には、図１で示した駆動タイミング制御部２９から供給
されるシフトクロックＣＬＫ、データの取り込みの開始
を決めるスタートパルスＳＰ、例えば６４階調を表現す
る為の６ビットの映像信号ＤＡＴＡ、出力の切り替えタ
イミングを決めるラッチパルスＬＰが入力される。
【００１９】１本のスキャンラインを操作する期間に該
当する１水平期間内で１パルスからなるスタートパルス
ＳＰによりシフトレジスタ３５のシフト動作が開始す
る。シフトレジスタ３５からのデータ取り込み信号４１
に従って、データメモリ３６では６ビットの映像信号Ｄ
ＡＴＡが順次取り込まれる。データメモリ３６で１スキ
ャンライン分のデータの取り込みを終えると、その信号
４２がラッチパルスＬＰによりデータメモリ３７にラッ
チされる。そのラッチされた６ビットの映像信号は、デ
コーダ３８でデコードされ、スイッチ群３９内において
複数の階調電圧の一つに対応するスイッチをオンさせる
信号４４が出力される。
当する１水平期間内で１パルスからなるスタートパルス
ＳＰによりシフトレジスタ３５のシフト動作が開始す
る。シフトレジスタ３５からのデータ取り込み信号４１
に従って、データメモリ３６では６ビットの映像信号Ｄ
ＡＴＡが順次取り込まれる。データメモリ３６で１スキ
ャンライン分のデータの取り込みを終えると、その信号
４２がラッチパルスＬＰによりデータメモリ３７にラッ
チされる。そのラッチされた６ビットの映像信号は、デ
コーダ３８でデコードされ、スイッチ群３９内において
複数の階調電圧の一つに対応するスイッチをオンさせる
信号４４が出力される。
【００２０】６４階調に対応するγ補正済の６４種類の
電圧が階調電圧作成部４０にて作成される。この階調電
圧作成部４０には、図１で示した書き込みデータ電源部
２６から基準電源ＶＲＥＦ０とＶＲＥＦ８とが供給され
る。データ電源部２６では、内部電源回路部２７で生成
した正電源Ｖ２とグランド電源から基準電源を生成す
る。その場合、採用される交流駆動方式に応じて所定の
タイミングで基準電源ＶＲＥＦ０，８が切り替えられ
る。そして、６４種類の電圧の内、スイッチ群３９で選
択された書き込み電圧が、例えば１９２本のデータライ
ンＤ０−Ｄ１９１に印加され、走査中のスキャンライン
により導通されたＴＦＴを介して画素電極ＰＤに印加さ
れる。
電圧が階調電圧作成部４０にて作成される。この階調電
圧作成部４０には、図１で示した書き込みデータ電源部
２６から基準電源ＶＲＥＦ０とＶＲＥＦ８とが供給され
る。データ電源部２６では、内部電源回路部２７で生成
した正電源Ｖ２とグランド電源から基準電源を生成す
る。その場合、採用される交流駆動方式に応じて所定の
タイミングで基準電源ＶＲＥＦ０，８が切り替えられ
る。そして、６４種類の電圧の内、スイッチ群３９で選
択された書き込み電圧が、例えば１９２本のデータライ
ンＤ０−Ｄ１９１に印加され、走査中のスキャンライン
により導通されたＴＦＴを介して画素電極ＰＤに印加さ
れる。
【００２１】図３、４は、階調電圧作成部４０の抵抗分
割を説明する図である。図３に示される通り、階調電圧
作成部４０は、外部入力電源ＶＲＥＦ０，８を抵抗分割
して、８つの基準電圧ＶＲＥＦ１−８を生成している。
そして、その基準電圧の値を使用される液晶パネルのＴ
−Ｖ特性に応じて変更することができるように複数の抵
抗比に設定できる抵抗アレイ構造４７，４８を有する。
そして、短絡用端子ＶＳ１−６を適宜組み合わせて短絡
することで、８つの基準電圧の値を最適のγ補正後の電
圧にすることができる。図３の例では、いずれの短絡用
端子も短絡されていない状態で、その電圧分割比が８：
４：４：４：４：４：４：４になっている。尚、それぞ
れの抵抗分割された電圧はオペアンプにより安定化され
ている。
割を説明する図である。図３に示される通り、階調電圧
作成部４０は、外部入力電源ＶＲＥＦ０，８を抵抗分割
して、８つの基準電圧ＶＲＥＦ１−８を生成している。
そして、その基準電圧の値を使用される液晶パネルのＴ
−Ｖ特性に応じて変更することができるように複数の抵
抗比に設定できる抵抗アレイ構造４７，４８を有する。
そして、短絡用端子ＶＳ１−６を適宜組み合わせて短絡
することで、８つの基準電圧の値を最適のγ補正後の電
圧にすることができる。図３の例では、いずれの短絡用
端子も短絡されていない状態で、その電圧分割比が８：
４：４：４：４：４：４：４になっている。尚、それぞ
れの抵抗分割された電圧はオペアンプにより安定化され
ている。
【００２２】このようにして生成された基準電圧ＶＲＥ
Ｆ０−８が、図４に示した詳細抵抗分割部４６におい
て、それぞれ均等に８分割されて、合計６４の階調電圧
Ｖ０−６４とされる。図４では、簡単の為に基準電圧Ｖ
ＲＥＦ０，１，２の部分についてのみ示している。詳細
抵抗分割部４６では、分割抵抗５０の抵抗値は全て同じ
値に設定されている。
Ｆ０−８が、図４に示した詳細抵抗分割部４６におい
て、それぞれ均等に８分割されて、合計６４の階調電圧
Ｖ０−６４とされる。図４では、簡単の為に基準電圧Ｖ
ＲＥＦ０，１，２の部分についてのみ示している。詳細
抵抗分割部４６では、分割抵抗５０の抵抗値は全て同じ
値に設定されている。
【００２３】尚、基準電圧生成用の分割抵抗４７と詳細
抵抗分割部内の分割抵抗５０とを共通の抵抗で構成する
ことも可能である。
抵抗分割部内の分割抵抗５０とを共通の抵抗で構成する
ことも可能である。
【００２４】図３に示した階調電圧作成部４０の抵抗ア
レイ４７、４８は、短絡用端子ＶＳ０−６を適宜短絡す
ることにより、その基準電圧値を変更することができ
る。短絡用端子ＶＳ１−６の短絡は、例えばデータドラ
イバ回路用のＩＣの外部端子に割りつけて外部から短絡
することができる。また、所定のデコーダ回路を内蔵さ
せて、３ビットのアドレス信号を外部から適宜入力して
６個の短絡端子を適宜短絡させることもできる。
レイ４７、４８は、短絡用端子ＶＳ０−６を適宜短絡す
ることにより、その基準電圧値を変更することができ
る。短絡用端子ＶＳ１−６の短絡は、例えばデータドラ
イバ回路用のＩＣの外部端子に割りつけて外部から短絡
することができる。また、所定のデコーダ回路を内蔵さ
せて、３ビットのアドレス信号を外部から適宜入力して
６個の短絡端子を適宜短絡させることもできる。
【００２５】図５，６，７，８，９は、図３の階調電圧
作成部４０の短絡端子を適宜短絡した例である。図５
は、短絡端子ＶＳ１を外部入力電源ＶＲＥＦ０の端子と
短絡した例であり、その出力の基準電圧ＶＲＥ０−８は
均等分割となる。図６の例は、短絡端子ＶＳ２、ＶＳ３
とを短絡した例であり、図７は、短絡端子ＶＳ２とＶＳ
４とを短絡した例であり、図８は、短絡端子ＶＳ２とＶ
Ｓ４とを短絡した例で、図９は短絡端子ＶＳ２とＶＳ６
とを短絡した例である。ぞれぞれの抵抗分割後の電圧の
比率は図中に示した通りである。
作成部４０の短絡端子を適宜短絡した例である。図５
は、短絡端子ＶＳ１を外部入力電源ＶＲＥＦ０の端子と
短絡した例であり、その出力の基準電圧ＶＲＥ０−８は
均等分割となる。図６の例は、短絡端子ＶＳ２、ＶＳ３
とを短絡した例であり、図７は、短絡端子ＶＳ２とＶＳ
４とを短絡した例であり、図８は、短絡端子ＶＳ２とＶ
Ｓ４とを短絡した例で、図９は短絡端子ＶＳ２とＶＳ６
とを短絡した例である。ぞれぞれの抵抗分割後の電圧の
比率は図中に示した通りである。
【００２６】図１０は、階調電圧作成部の別の例であ
る。この例では、並列接続の抵抗アレイ５１により構成
されている。他の部分は図３の場合と同等である。図１
１、１２はそれぞれ、短絡端子ＶＳ１を外部電圧ＶＲＥ
Ｆ０と短絡させて等倍にした場合と、短絡端子ＶＳ２と
ＶＳ３とを短絡させた場合の例である。同様に短絡端子
を適宜組み合わせることにより任意の抵抗分割を実現す
ることができる。
る。この例では、並列接続の抵抗アレイ５１により構成
されている。他の部分は図３の場合と同等である。図１
１、１２はそれぞれ、短絡端子ＶＳ１を外部電圧ＶＲＥ
Ｆ０と短絡させて等倍にした場合と、短絡端子ＶＳ２と
ＶＳ３とを短絡させた場合の例である。同様に短絡端子
を適宜組み合わせることにより任意の抵抗分割を実現す
ることができる。
【００２７】図３及び１０で示した抵抗アレイの抵抗値
は一例に過ぎず、使用する液晶パネルのＴ−Ｖ特性曲線
の種類に応じて、適宜設計することができる。
は一例に過ぎず、使用する液晶パネルのＴ−Ｖ特性曲線
の種類に応じて、適宜設計することができる。
【００２８】
【発明の効果】以上説明した通り、本発明はデータドラ
イバ部内の階調電圧作成部４０において、抵抗分割を複
数の抵抗比に設定できるような抵抗アレイの構成を採用
して、それぞれの抵抗からの短絡端子を適宜短絡するこ
とにより、その抵抗比を変更させることができる。従っ
て液晶表示パネルを変更してもそれぞれのパネルの特性
にあわせて短絡端子を短絡することで、新たにドライバ
用のＩＣを設計し直す必要がなくなり、開発費用が低減
される。複数種類の液晶材料、液晶パネルに対して同一
のドライバ用ＩＣを使用することができる。
イバ部内の階調電圧作成部４０において、抵抗分割を複
数の抵抗比に設定できるような抵抗アレイの構成を採用
して、それぞれの抵抗からの短絡端子を適宜短絡するこ
とにより、その抵抗比を変更させることができる。従っ
て液晶表示パネルを変更してもそれぞれのパネルの特性
にあわせて短絡端子を短絡することで、新たにドライバ
用のＩＣを設計し直す必要がなくなり、開発費用が低減
される。複数種類の液晶材料、液晶パネルに対して同一
のドライバ用ＩＣを使用することができる。
【図１】液晶表示装置の全体概略図である。
【図２】データドライバ部の内部ブロック図である。
【図３】本発明による階調電圧作成部である。
【図４】本発明による階調電圧作成部である。
【図５】図３の実施例の短絡例（１）である。
【図６】図３の実施例の短絡例（２）である。
【図７】図３の実施例の短絡例（３）である。
【図８】図３の実施例の短絡例（４）である。
【図９】図３の実施例の短絡例（５）である。
【図１０】本発明による階調電圧作成部の別の例であ
る。
る。
【図１１】図１０の実施例の短絡例（１）である。
【図１２】図１０の実施例の短絡例（２）である。
【図１３】液晶表示パネルの概略構造を示す図である。
【図１４】液晶表示パネルのＴ−Ｖ特性グラフである。
２０ 液晶表示パネル ２２ データドライバ部 ＰＤ 画素電極 Ｄ０−３ データライン ４０ 階調電圧作成部 ＶＲＥＦ０，８ 基準電源 Ｖ０−Ｖ６４ 階調電圧
Claims (2)
- 【請求項１】複数のデータラインと、画素毎に配置され
た対向する一対の電極と、該対向する一対の電極間に挿
入された液晶層とを有する液晶表示パネルと、 複数の階調電圧を生成する階調電圧生成部を有し、映像
信号の階調データに従って前記複数の階調電圧から選択
した電圧を該データラインを介して一対の電極間に印加
するデータドライバ部とを有し、 該階調電圧生成部は、液晶表示パネルの透過率と印加電
圧の特性曲線に応じて設定される複数種類の階調電圧セ
ットが設定可能であることを特徴とする液晶表示装置。 - 【請求項２】請求項１記載の液晶表示装置において、 前記階調電圧生成部は、供給される少なくとも２つの基
準電源の電圧間を抵抗分割する手段を有し、該抵抗分割
手段は複数の分割設定可能な抵抗アレイで構成されてい
ることを特徴とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2523096A JPH09218392A (ja) | 1996-02-13 | 1996-02-13 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2523096A JPH09218392A (ja) | 1996-02-13 | 1996-02-13 | 液晶表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09218392A true JPH09218392A (ja) | 1997-08-19 |
Family
ID=12160180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2523096A Withdrawn JPH09218392A (ja) | 1996-02-13 | 1996-02-13 | 液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09218392A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365496B1 (ko) * | 2000-12-15 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 감마전압 조정장치를 가지는 액정표시장치 |
| KR100375309B1 (ko) * | 1999-12-10 | 2003-03-10 | 샤프 가부시키가이샤 | 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치 |
| KR20030038897A (ko) * | 2001-11-07 | 2003-05-17 | 프라임 뷰 인터내셔널 코오포레이션 리미티드 | 액정표시장치용 적응성 감마 커브 보정장치 및 방법 |
| KR100386387B1 (ko) * | 2000-01-28 | 2003-06-02 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 화상 처리 회로, 화상 데이터 보정 방법 및 전자기기 |
| KR100430356B1 (ko) * | 1998-12-10 | 2004-05-06 | 산요덴키가부시키가이샤 | 액정 구동 집적 회로 |
| KR100478170B1 (ko) * | 2001-03-05 | 2005-03-23 | 히다치디바이스 엔지니어링가부시키가이샤 | 계조 전압 선택 회로를 구비하는 액정 표시 장치 |
| JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| KR100508038B1 (ko) * | 1998-03-12 | 2005-11-03 | 삼성전자주식회사 | 계조 전압을 조절하는 액정 표시 장치용 구동회로 |
| KR100732826B1 (ko) * | 2006-06-05 | 2007-06-27 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
| KR100760935B1 (ko) * | 2001-02-19 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동회로 |
| KR100788387B1 (ko) * | 2001-12-26 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 감마전압 설정방법 및 장치 |
| JP2008032790A (ja) * | 2006-07-26 | 2008-02-14 | Alpine Electronics Inc | 電圧変換装置 |
| KR100835925B1 (ko) * | 2001-08-17 | 2008-06-09 | 엘지디스플레이 주식회사 | 감마전압 발생장치와 이를 포함하는 집적회로 및 그구동방법 |
| US8169390B2 (en) | 2002-07-19 | 2012-05-01 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR101446999B1 (ko) * | 2007-12-04 | 2014-10-06 | 엘지디스플레이 주식회사 | 구동회로 및 이를 포함하는 액정표시장치 |
-
1996
- 1996-02-13 JP JP2523096A patent/JPH09218392A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508038B1 (ko) * | 1998-03-12 | 2005-11-03 | 삼성전자주식회사 | 계조 전압을 조절하는 액정 표시 장치용 구동회로 |
| KR100430356B1 (ko) * | 1998-12-10 | 2004-05-06 | 산요덴키가부시키가이샤 | 액정 구동 집적 회로 |
| KR100375309B1 (ko) * | 1999-12-10 | 2003-03-10 | 샤프 가부시키가이샤 | 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치 |
| KR100386387B1 (ko) * | 2000-01-28 | 2003-06-02 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 화상 처리 회로, 화상 데이터 보정 방법 및 전자기기 |
| KR100365496B1 (ko) * | 2000-12-15 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 감마전압 조정장치를 가지는 액정표시장치 |
| KR100760935B1 (ko) * | 2001-02-19 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동회로 |
| KR100478170B1 (ko) * | 2001-03-05 | 2005-03-23 | 히다치디바이스 엔지니어링가부시키가이샤 | 계조 전압 선택 회로를 구비하는 액정 표시 장치 |
| KR100835925B1 (ko) * | 2001-08-17 | 2008-06-09 | 엘지디스플레이 주식회사 | 감마전압 발생장치와 이를 포함하는 집적회로 및 그구동방법 |
| KR20030038897A (ko) * | 2001-11-07 | 2003-05-17 | 프라임 뷰 인터내셔널 코오포레이션 리미티드 | 액정표시장치용 적응성 감마 커브 보정장치 및 방법 |
| KR100788387B1 (ko) * | 2001-12-26 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 감마전압 설정방법 및 장치 |
| US8169390B2 (en) | 2002-07-19 | 2012-05-01 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| JP4507633B2 (ja) * | 2004-02-24 | 2010-07-21 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| KR100732826B1 (ko) * | 2006-06-05 | 2007-06-27 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
| JP2008032790A (ja) * | 2006-07-26 | 2008-02-14 | Alpine Electronics Inc | 電圧変換装置 |
| KR101446999B1 (ko) * | 2007-12-04 | 2014-10-06 | 엘지디스플레이 주식회사 | 구동회로 및 이를 포함하는 액정표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100859467B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
| US6822718B2 (en) | Liquid crystal display | |
| US8106873B2 (en) | Gate pulse modulation circuit and liquid crystal display thereof | |
| JP5483517B2 (ja) | 液晶表示装置 | |
| US6600465B1 (en) | Driver circuit for active matrix display | |
| US8614697B2 (en) | Display apparatus and method of driving the same | |
| KR20080036442A (ko) | 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 | |
| JPH09218392A (ja) | 液晶表示装置の駆動回路 | |
| JP4417839B2 (ja) | 液晶表示装置 | |
| US7675498B2 (en) | Dot-inversion display devices and driving method thereof with low power consumption | |
| JP2009122561A (ja) | 液晶表示装置 | |
| KR100444287B1 (ko) | 평면표시장치의 구동방법 | |
| US20080158125A1 (en) | Liquid crystal display device | |
| US20120249507A1 (en) | Driving apparatus and driving method of display device | |
| KR101284940B1 (ko) | 액정표시소자의 구동 장치 및 방법 | |
| US5251051A (en) | Circuit for driving liquid crystal panel | |
| US6636196B2 (en) | Electro-optic display device using a multi-row addressing scheme | |
| JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
| JP2004240428A (ja) | 液晶表示装置、液晶表示装置の駆動装置及び方法 | |
| JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| JP4991127B2 (ja) | 表示信号処理装置および液晶表示装置 | |
| US20110001743A1 (en) | Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device | |
| JP2007187995A (ja) | 駆動制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |