JPS60182479A - Descrambler - Google Patents

Descrambler

Info

Publication number
JPS60182479A
JPS60182479A JP3801884A JP3801884A JPS60182479A JP S60182479 A JPS60182479 A JP S60182479A JP 3801884 A JP3801884 A JP 3801884A JP 3801884 A JP3801884 A JP 3801884A JP S60182479 A JPS60182479 A JP S60182479A
Authority
JP
Japan
Prior art keywords
data
pattern
scrambled
comparator
descrambler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3801884A
Other languages
Japanese (ja)
Inventor
明石 文雄
弘行 唐澤
金田 靖
大照 完
洋一 佐藤
周司 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3801884A priority Critical patent/JPS60182479A/en
Publication of JPS60182479A publication Critical patent/JPS60182479A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はスクランブルされたディジタル・データをデス
クランブルするデスクランブラ−に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a descrambler that descrambles scrambled digital data.

(従来技術とその問題点) ディジタル・データをスクランブルもしくはデスクラン
ブルする方法として、乱数を発生させ、その乱数を前記
ディジタル・データに2を法として加算する方法は良く
用いられている。この場合従来の方式は乱数が初期値の
みに依存するか又は、前記スクランブルされたディジタ
ル・データに依存するかの2種類に分けられる。しかし
前記初期値のみに依存する方法は、初期1直設定後、宮
に同じ乱数を発生するので第三者に乱数が暴露され易い
欠点を持つ。一方、前記スクランブルされたディジタル
・データに依存する方法では、もとのディジタル・デー
タに周期性のある場合スクランブルされたディジタル・
データにも周期性が生じ、2値画像の伝送の場合には、
スクランブルされたディジタル・データからでも、基の
情報を推測する事が可能になるとの欠点、あるいは伝送
上に誤シが起きると復号後その誤シは長く波及する欠点
をもつ。
(Prior Art and its Problems) As a method of scrambling or descrambling digital data, a method is often used in which a random number is generated and the random number is added modulo 2 to the digital data. In this case, conventional methods can be divided into two types: those in which the random number depends only on the initial value, and those in which the random number depends on the scrambled digital data. However, the method that relies only on the initial value has the disadvantage that the same random number is generated for each square after the initial direct setting, so that the random number is easily exposed to a third party. On the other hand, in the method that relies on scrambled digital data, if the original digital data has periodicity, the scrambled digital data
Periodicity also occurs in the data, and in the case of binary image transmission,
It has the disadvantage that it is possible to infer the original information even from scrambled digital data, or that if an error occurs during transmission, the error will have a long impact after decoding.

(発明の目的) 本発明の目的は上記の欠点を除いたデスクランブラ−を
提供することにある。
(Object of the Invention) An object of the present invention is to provide a descrambler which eliminates the above-mentioned drawbacks.

(発明の構成) 本発明によれば、スクランブル・データを受け取シ、該
スクランブル・データをデスクランブルするデスクラン
ブラ−において、前もって定めらレタキー・パターンに
依存してディジタル・パターンを発生するパターン発生
手段と、前記スクランブルされたディジタル・データの
うち最も新しいデータから順に前もって定められた量の
データを記憶する記憶手段と、前記パターン発生手段と
前記記憶手段との値を比較する比較器と、前記スクラン
ブル・データと前記比較器の出力からデスクランブルさ
れたディジタル・データを出力する排他的論理和回路と
からなる事を特徴とするデスクランブラ−が得られる。
(Structure of the Invention) According to the present invention, in a descrambler that receives scrambled data and descrambles the scrambled data, pattern generating means generates a digital pattern depending on a predetermined letter key pattern. a storage means for storing a predetermined amount of data in order from the newest data among the scrambled digital data; a comparator for comparing values of the pattern generation means and the storage means; - A descrambler is obtained which is characterized by comprising data and an exclusive OR circuit which outputs digital data descrambled from the output of the comparator.

(実施例) 以下実施例を示すプロ、り図を用いて本発明の動作原理
を詳細に説明する。
(Example) The operating principle of the present invention will be explained in detail below using diagrams showing examples.

簡単のためディジタル・データはバイナリ表現されてい
るものとし、乱数列は1ビツトずつの系列とする。
For simplicity, it is assumed that the digital data is expressed in binary, and that the random number sequence is a sequence of one bit each.

第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

図において、シフトレジスタ103は入力端子107か
ら入力されたバイナリ・データを順次記憶し、パターン
発生器102は入力端子106からのキーパターンに依
存してバイナリ・パターンを出力する。比較器104は
前記シフトレジスタ103および前記パターン発生器1
02の出力を比較しOまたは1を出力する。排他的論理
和回路105は前記比較器104の出力と前記入力端子
107がらのバイナリ・データとの排他的論理和を出力
する。
In the figure, a shift register 103 sequentially stores binary data input from an input terminal 107, and a pattern generator 102 outputs a binary pattern depending on a key pattern from an input terminal 106. A comparator 104 is connected to the shift register 103 and the pattern generator 1.
Compares the output of 02 and outputs 0 or 1. The exclusive OR circuit 105 outputs the exclusive OR of the output of the comparator 104 and the binary data from the input terminal 107.

第2図は本発明装置のデスクランブラ−に入力されるス
クランブルされたディジタル・データを発生するスクラ
ンブルーの装置例を示すブロック図である。第2図は第
1図を一部の構成要素間の接続を除き、左右裏返しにし
たブロック図であシ、202と102,203と103
,204と104および205と105はそれぞれ同一
の働きをするものである。
FIG. 2 is a block diagram showing an example of a scrambler device that generates scrambled digital data to be input to the descrambler of the device of the present invention. Figure 2 is a block diagram of Figure 1 with the left and right sides reversed, except for connections between some of the components, 202 and 102, 203 and 103.
, 204 and 104, and 205 and 105 have the same function.

第2図においてシフトレジスタ203は後記排他的論理
和回路から出力されたバイナリ・データを1ビツトごと
に順次記憶し、パターン発生器202は入力端子206
からのキー・パターンに依存してバイナリ・パターンを
出力する。比較器204は前記シフトレジスタ203お
よび前記パターン発生子器202の出力を比較し0また
は1を出力する。排他的論理和回路205は前記比較器
204の出力と入力端子207からのバイナリ・データ
との排他的論理和を出力する。
In FIG. 2, a shift register 203 sequentially stores binary data outputted from an exclusive OR circuit (to be described later) bit by bit, and a pattern generator 202 stores the binary data outputted from an exclusive OR circuit (to be described later) sequentially, bit by bit.
Outputs a binary pattern depending on the key pattern from. A comparator 204 compares the outputs of the shift register 203 and the pattern generator 202 and outputs 0 or 1. The exclusive OR circuit 205 outputs the exclusive OR of the output of the comparator 204 and the binary data from the input terminal 207.

本発明装置を受信側、第2図に示す装置を送信側に設置
すると、バイナリ・データは第2図に示す装置によって
、スクランブルされ、本発明装置によってもとのバイナ
リ・データに復元されること金示す。入力端子106と
206に入力されるキー・パターンが同一であればパタ
ーン発生器102と202は同一のバイナリ・パターン
を発生する。
When the device of the present invention is installed on the receiving side and the device shown in Fig. 2 is installed on the transmitting side, the binary data is scrambled by the device shown in Fig. 2, and then restored to the original binary data by the device of the present invention. Show money. If the key patterns input to input terminals 106 and 206 are the same, pattern generators 102 and 202 will generate the same binary pattern.

このとき動作中のある時点でシフトレジスタ103と2
03の内容はともにスクラくプルされた同一のバイナリ
・データである。またパターン発生器102と202は
ともに同一のバイナリ・パターンを発生する。従って同
一の比較器である104と204の入力は同一であシ、
出力も同一となる。バイナリ・データに同じ2値数t−
2’ll−法として2度加えるともとのバイナリ・デー
タに戻るので、受信側送信側に各々本発明装置、第2図
の装置を設置すれば、バイナリ・データは本発明装置で
復元される。
At a certain point during operation, shift registers 103 and 2
The contents of 03 are the same binary data pulled from scratch. Also, both pattern generators 102 and 202 generate the same binary pattern. Therefore, the inputs of the same comparators 104 and 204 are the same,
The output will also be the same. The same binary number t- for binary data
Adding twice as a 2'll- method returns the original binary data, so if the device of the present invention and the device shown in Fig. 2 are installed on the receiving and transmitting sides, the binary data can be restored by the device of the present invention. .

またシフトレジスタ103上にWAb’i生じてもこの
影響が比較器104の出力に現れるのは確率的で11、
通常1ビ、トの誤シの拡大は2ビット程度に抑えられる
ので誤υ伝搬の影響は少ない。またシフトレジスタ20
3上のパターンの影響の現われ方が確率的である事から
周期パターンの発生によって出力に生ずる周期性が排除
される。
Furthermore, even if WAb'i occurs on the shift register 103, it is stochastic that this effect will appear on the output of the comparator 104.
Normally, the expansion of a 1-bit error is suppressed to about 2 bits, so the influence of error υ propagation is small. Also, shift register 20
Since the influence of the pattern 3 above appears stochastically, the periodicity that occurs in the output due to the generation of the periodic pattern is eliminated.

パターン発生器102は、例えば線形帰還シフトレジス
タで構成でき、その結線の状態をキー・パターンにより
て決める(線形帰還シフトレジスタについては、宮用、
岩垂、今井著「符号理論」昭晃堂、1973年発行、1
21頁〜135頁全参照)。
The pattern generator 102 can be configured, for example, by a linear feedback shift register, and its connection state is determined by a key pattern (for linear feedback shift registers, see
Iwadare, Imai, "Coding Theory" Shokodo, published 1973, 1
(See all pages 21-135).

シフトレジスタの初期値は、送受信間で何らかのプロト
コル全定め、それに従って定めるか、あるいは、最初に
固定してしまうか、あるいは同期用の符号を利用して変
更してゆく方法がある。
The initial value of the shift register can be determined in accordance with a protocol that is completely determined between transmission and reception, or it can be fixed at the beginning, or it can be changed using a synchronization code.

比較器は、シフトレジスタの各出力およびパターン発生
器の複数の出力を多値信号とみなし、2つの信号間にて
減算を行ないその符号を出力とする事によシ構成できる
The comparator can be constructed by regarding each output of the shift register and a plurality of outputs of the pattern generator as multivalued signals, performing subtraction between the two signals, and outputting the sign thereof.

(発明の効果) 以上、詳細に説明した様に、本発明を用いれば誤り伝搬
を少なくして、しかも周期性のあるディジタル・データ
に対してその周期性を排除する故第三者に解読されにく
い様にスクランブルされたディジタル・データをデスク
ランブルでき1通信系に用いて効果は極めて大きい。
(Effects of the Invention) As explained above in detail, by using the present invention, error propagation can be reduced, and periodic digital data can be decoded by a third party because the periodicity is eliminated. It is possible to descramble digital data that has been scrambled in a difficult manner, and is extremely effective when used in a communication system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
本発明装置に入力されるスクランブルされたディジタル
・データを発生する為の装置例を示すプロ、り図である
。 図において、102,202はパターン発生器、103
.203はシフトレジスタ、104.20.1は比較器
、105.205は排他的論理和回路である。 オ 1 図 オ 2 図
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a diagram showing an example of a device for generating scrambled digital data input to the device of the present invention. In the figure, 102, 202 are pattern generators, 103
.. 203 is a shift register, 104.20.1 is a comparator, and 105.205 is an exclusive OR circuit. O 1 Figure O 2 Figure

Claims (1)

【特許請求の範囲】[Claims] スクランブル・データを受け取り、該スクランブル・デ
ータをデスクランゲルするデスクランブラ−において、
前もって定められたキー・パターンに依存してディジタ
ル・パターンを発生スルパターン発生手段と、前記スク
ランブルされたディジタル・データのうち最も新しいデ
ータから順に前もって定められた量のデータを記憶する
記憶手段と、前記パターン発生手段と前記記憶手段との
値を比較する比較器と、前記スクランブル・データと前
記比較器の出力からデスクランブルされたディジタル・
データを出力する排他的論理和回路とからなる事を特徴
とするデスクランブラ−0
In a descrambler that receives scrambled data and descrambles the scrambled data,
pattern generating means for generating a digital pattern in dependence on a predetermined key pattern; storage means for storing a predetermined amount of data in order from the newest data among the scrambled digital data; a comparator for comparing the values of the pattern generation means and the storage means; and a digital signal descrambled from the scrambled data and the output of the comparator.
Descrambler-0 characterized by consisting of an exclusive OR circuit that outputs data
JP3801884A 1984-02-29 1984-02-29 Descrambler Pending JPS60182479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3801884A JPS60182479A (en) 1984-02-29 1984-02-29 Descrambler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3801884A JPS60182479A (en) 1984-02-29 1984-02-29 Descrambler

Publications (1)

Publication Number Publication Date
JPS60182479A true JPS60182479A (en) 1985-09-18

Family

ID=12513830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3801884A Pending JPS60182479A (en) 1984-02-29 1984-02-29 Descrambler

Country Status (1)

Country Link
JP (1) JPS60182479A (en)

Similar Documents

Publication Publication Date Title
KR100333255B1 (en) Apparatus and method for converting N-bit input values to converted N-bit output values
US3784743A (en) Parallel data scrambler
US4221931A (en) Time division multiplied speech scrambler
US4663500A (en) Cryptographic system
WO1979000418A1 (en) Method and device for encryption and decryption
EP0463216B1 (en) Signal conversion circuit
PL182896B1 (en) Method of decoding retransmitted data in an encoded transmission telecommunication system
EP0901069A2 (en) A method of and an apparatus for generating pseudo-random numbers
US20140055290A1 (en) Methods and Apparatus in Alternate Finite Field Based Coders and Decoders
JPS5854695B2 (en) Signal control method
EP0297581A2 (en) Pseudo-noise sequence generator
JPS60182479A (en) Descrambler
JP2871690B2 (en) Encoding device and decoding device
JPS60182480A (en) Scrambler
CA2141997C (en) Public-key cryptographic apparatus handling ciphertext by public-key
JPS626380B2 (en)
JPH0129444B2 (en)
JPH0681136B2 (en) Data converter
RU2097931C1 (en) Method for ciphering binary information and device which implements said method
CA1211521A (en) Cryptographic system
JP3224239B2 (en) Scramble / descramble device
JPS6340381B2 (en)
RU2281611C1 (en) Digital message stream encoding method
RU2214046C1 (en) Data coding/decoding device
RU2214045C1 (en) Data coding/decoding device