JPS60180054U - 計算機装置 - Google Patents

計算機装置

Info

Publication number
JPS60180054U
JPS60180054U JP5054685U JP5054685U JPS60180054U JP S60180054 U JPS60180054 U JP S60180054U JP 5054685 U JP5054685 U JP 5054685U JP 5054685 U JP5054685 U JP 5054685U JP S60180054 U JPS60180054 U JP S60180054U
Authority
JP
Japan
Prior art keywords
display device
processing unit
central processing
data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5054685U
Other languages
English (en)
Inventor
山内　満
昭助 森
藤咲　公宣
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP5054685U priority Critical patent/JPS60180054U/ja
Publication of JPS60180054U publication Critical patent/JPS60180054U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来の許算機内通信システムを示すブ　　□ロ
ック図、第２図は本考案の通信システムの一実施例を示
すブロック図である。 １０・・・中央処理装置、２０・・・ディスプレイ装置
、３０１・・・コマンドレジスタ、３０２・・・ステー
タスレジスタ、３０２・・・データレジスタ、３０４・
・・エラーステータレジスタ、４０・・・共有メモリ、
４０１・・・アドレス線、４０２・・・データ線、４０
３・・・制御線、５０１・・・ホールト信号線、５０２
・・・ビジィ信号線。

Claims (1)

  1. 【実用新案登録請求の範囲】 中央処理装置と、 １」五ズど乙装置上・ 該中央処理装置と該ディスプレイ装置との間に接続され
    た共用のアドレス線、データ線と、アドレス　、データ
    　に　、された゛　ｇの共有メモリと、 該ディスプレイ装置が該共有メモリのデータを社み゛み
    可か否かを示す「　を　ディスプレイ置から該中央処理
    装置へ伝達するビジィ信号線点・ 該アドレス線、データ線に接続された該ディスプレイ装
    置の入出力部を高インピーダンス状態に′する−　を呟
    　　　理゛　から　ディスプレイ装置へ伝達するホール
    ト信号線と、 該ディスプレイ装置が中央処理装置に対してデータを　
    　する際に判り゛み「　を　ディスプレイ装置から該中
    央処理装置へ伝達する割り込み信号線とを具備し、 前記共有メモリを、該中央処理装置から該ディスプレイ
    装置に対するコマンド情報を記憶する領と　　ディスプ
    レイ装置のステータス　　を記憶する領域と、該ディス
    プレイ装置の表示データを記憶する領域とに論理分割し
    、該中央処理装置は　ディスプレイ　置から戸定のアド
    レスを力することで前記各領域をアクセスする様にした
    ことを特徴とする計算機装置。
JP5054685U 1985-04-04 1985-04-04 計算機装置 Pending JPS60180054U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5054685U JPS60180054U (ja) 1985-04-04 1985-04-04 計算機装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5054685U JPS60180054U (ja) 1985-04-04 1985-04-04 計算機装置

Publications (1)

Publication Number Publication Date
JPS60180054U true JPS60180054U (ja) 1985-11-29

Family

ID=30568782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5054685U Pending JPS60180054U (ja) 1985-04-04 1985-04-04 計算機装置

Country Status (1)

Country Link
JP (1) JPS60180054U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105947A (en) * 1977-02-28 1978-09-14 Nec Corp Data transfer system by bank switching of memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105947A (en) * 1977-02-28 1978-09-14 Nec Corp Data transfer system by bank switching of memory

Similar Documents

Publication Publication Date Title
JPS60180054U (ja) 計算機装置
JPS58167944U (ja) 入出力デバイスの動作状態確認装置
JPS6142649U (ja) デ−タ転送装置
JPS5953929A (ja) デ−タ転送装置
JPS5992929U (ja) Ｄｍａ装置のメモリ監視装置
JPS5881654U (ja) 演算処理装置
JPS6087050U (ja) デ−タ転送制御装置
JPS61655U (ja) 情報処理装置
JPS5816326A (ja) デ−タチヤネル制御方式
JPH04120648A (ja) 共通バス接続装置
JPH01144147A (ja) 入出力バス延長方式
JPS6121543A (ja) デ−タ転送装置
JPS60131060U (ja) 画像処理装置
JPS6124900U (ja) 選択回路
JPS6065843U (ja) メモリアドレス拡張回路
JPS59107800U (ja) コンピユ−タシステムの機能チエツク装置
JPS60123051U (ja) 共有メモリの制御装置
JPS5881800U (ja) 情報処理装置
JPS5885234U (ja) 電子計算機用デ−タ表示装置
JPS635501U (ja)
JPS61206066A (ja) メモリアドレス設定方式
JPH0447759U (ja)
JPS59147236U (ja) インタ−フエイス制御装置
JPS59182762U (ja) 情報処理装置
JPS6010349U (ja) メモリ共有装置