JPS601771B2 - チヤンネル選択装置 - Google Patents
チヤンネル選択装置Info
- Publication number
- JPS601771B2 JPS601771B2 JP3799176A JP3799176A JPS601771B2 JP S601771 B2 JPS601771 B2 JP S601771B2 JP 3799176 A JP3799176 A JP 3799176A JP 3799176 A JP3799176 A JP 3799176A JP S601771 B2 JPS601771 B2 JP S601771B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuits
- tuning
- digital information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は電子同調チューナを用いたチャンネル選択装置
に係り、特にチューナの同調回路への制御信号の供給手
段に関する。
に係り、特にチューナの同調回路への制御信号の供給手
段に関する。
テレビジョン受像機のＵＨＦチューナでは、可変容量ダ
イオードのようなリアクタンス値がアナログ制御信号に
よって電子的に制御される同調素子を用いている。
イオードのようなリアクタンス値がアナログ制御信号に
よって電子的に制御される同調素子を用いている。
このようなチューナにおけるチャンネル選択手段として
、各チャンネル選択毎に供給すべきアナログ制御信号に
対応する情報を不揮発性メモリに記憶しておき、そのメ
モリより受信しようとするチャンネルに応じて情報を読
出し、アナログ信号に変換して同調回路に供給する方式
が考えられている。第１図は従来におけるこの種のチャ
ンネル選択装置の構成を示したものである。
、各チャンネル選択毎に供給すべきアナログ制御信号に
対応する情報を不揮発性メモリに記憶しておき、そのメ
モリより受信しようとするチャンネルに応じて情報を読
出し、アナログ信号に変換して同調回路に供給する方式
が考えられている。第１図は従来におけるこの種のチャ
ンネル選択装置の構成を示したものである。
この図において１１はチユーナ回路であり、アンテナ２
０により受信された信号を入力同調回路１２、高周波増
幅器１３、段間複同調回路１４，１５により選択した後
、混合器１６において同調回路１７により発振周波数が
決定される。局部発振器１８の出力と混合し、この混合
部１６の出力を中間周波増幅器１９を介して中間周波出
力として取出すものである。同調回路１２，１４，１５
，１７は前述したように例えば可変容量ダイオードを同
調素子として用いる。一方、２１は各チャンネル列えば
第１〜第６２チャンネルのＵＨＦテレビジョンチャンネ
ルに対応した複数の不揮発性メモリ回路に各チャンネル
選択毎に前記同調回路１２，１４，１５，１７に供給す
べきアナログ制御信号に対応するディジタル情報を記憶
したメモリ部であり、このメモリ部２１の内容はチャン
ネル選択スイッチ２２に応じて選択的に説出され、Ｄ／
Ａ変換器２４によりアナログ信号に変換されて同調回路
１２，１４，１５，１７に供給される。
０により受信された信号を入力同調回路１２、高周波増
幅器１３、段間複同調回路１４，１５により選択した後
、混合器１６において同調回路１７により発振周波数が
決定される。局部発振器１８の出力と混合し、この混合
部１６の出力を中間周波増幅器１９を介して中間周波出
力として取出すものである。同調回路１２，１４，１５
，１７は前述したように例えば可変容量ダイオードを同
調素子として用いる。一方、２１は各チャンネル列えば
第１〜第６２チャンネルのＵＨＦテレビジョンチャンネ
ルに対応した複数の不揮発性メモリ回路に各チャンネル
選択毎に前記同調回路１２，１４，１５，１７に供給す
べきアナログ制御信号に対応するディジタル情報を記憶
したメモリ部であり、このメモリ部２１の内容はチャン
ネル選択スイッチ２２に応じて選択的に説出され、Ｄ／
Ａ変換器２４によりアナログ信号に変換されて同調回路
１２，１４，１５，１７に供給される。
２３はチャンネル表示器である。
この従来の装置では「同一のアナログ制御信号で各同調
回路１２，１４，１５，１７の可変容量ダイオードの容
量値を一括的に制御するようにしているため、各同調回
路１２，１４，１５，１７における少なくとも４個の可
変容量ダイオードは同一アナログ制御信号（電圧）に対
し、ほぼ同一容量値となるような特性の揃った素子が必
要とされる。
回路１２，１４，１５，１７の可変容量ダイオードの容
量値を一括的に制御するようにしているため、各同調回
路１２，１４，１５，１７における少なくとも４個の可
変容量ダイオードは同一アナログ制御信号（電圧）に対
し、ほぼ同一容量値となるような特性の揃った素子が必
要とされる。
このため、可変容量ダイオードは厳密に選定する必要が
あり、必然的に高価となる。さらに可変容量ダイオード
の可変範囲を調整するためのトリマコンデンサの容量調
整および同調回路のィンダクタのィンダクタンス値の調
整などの煩雑な調整およびこれらの調整のための部分の
取付け工程などを必要とすることから、工数が多くなり
、製作コストの低減を図る上で障害となっている。しか
も上記調整は一般に数点例えば低減、中城、高城の各一
つの周波数点にいまつて行なわれるため、全チャンネル
にわたって完全なトラッキング状態にあるとは言い難く
、十分満足し得る特性を得ることは困難であった。本発
明は上記した点に鑑みてなされたもので、その目的は同
調回路の回路構成の簡略化と、調整の容易化銭図り、か
つ全チャンネルにわたって良好な特性が得られるように
したチャンネル選択装置を提供することにある。
あり、必然的に高価となる。さらに可変容量ダイオード
の可変範囲を調整するためのトリマコンデンサの容量調
整および同調回路のィンダクタのィンダクタンス値の調
整などの煩雑な調整およびこれらの調整のための部分の
取付け工程などを必要とすることから、工数が多くなり
、製作コストの低減を図る上で障害となっている。しか
も上記調整は一般に数点例えば低減、中城、高城の各一
つの周波数点にいまつて行なわれるため、全チャンネル
にわたって完全なトラッキング状態にあるとは言い難く
、十分満足し得る特性を得ることは困難であった。本発
明は上記した点に鑑みてなされたもので、その目的は同
調回路の回路構成の簡略化と、調整の容易化銭図り、か
つ全チャンネルにわたって良好な特性が得られるように
したチャンネル選択装置を提供することにある。
この目的を達成るため、本発明のチャンネル選択装置は
、、チャンネル選択のためのメモリ部にチューナ回路に
おける複数個の同調回路に対応した複数個の不揮発性メ
モリ回路を設けて、受信チャンネルに応じたアナログ信
号を各同調回路に個別に供給するようにすると共に、そ
れぞれの不揮発性メモリ回路を各同調回路に共通に対応
して設けられた１個の共通単位メモリと、各同調回路に
個別に対応して設けられた複数個の個別単位メモリとで
構成し、共通単位メモ川こは受信チャンネルに応じて各
同調回路に供給すべきアナログ信号量に対応したディジ
タル情報のうちの共通部分である上方側複数ビットを記
憶し、個別単位メモリには該ディジタル情報のうちの固
有部分である残りの下位側複数ビットをそれぞれ記憶し
たことを特徴とする。
、、チャンネル選択のためのメモリ部にチューナ回路に
おける複数個の同調回路に対応した複数個の不揮発性メ
モリ回路を設けて、受信チャンネルに応じたアナログ信
号を各同調回路に個別に供給するようにすると共に、そ
れぞれの不揮発性メモリ回路を各同調回路に共通に対応
して設けられた１個の共通単位メモリと、各同調回路に
個別に対応して設けられた複数個の個別単位メモリとで
構成し、共通単位メモ川こは受信チャンネルに応じて各
同調回路に供給すべきアナログ信号量に対応したディジ
タル情報のうちの共通部分である上方側複数ビットを記
憶し、個別単位メモリには該ディジタル情報のうちの固
有部分である残りの下位側複数ビットをそれぞれ記憶し
たことを特徴とする。
従って、本発明によれば各同調回路にアナログ制御信号
が個別に供給されるため、同調素子として厳密に特性の
揃ったものが要求されず、また同調素子の可変範囲を調
整する手段や、同調回路のィンダクタ値の調整手段も不
要となり、構成の簡略化と工数の消滅を図ることができ
る。
が個別に供給されるため、同調素子として厳密に特性の
揃ったものが要求されず、また同調素子の可変範囲を調
整する手段や、同調回路のィンダクタ値の調整手段も不
要となり、構成の簡略化と工数の消滅を図ることができ
る。
また、個別単位メモリを利用することにより、全チャン
ネルについて完全なトラッキングをとることも容易であ
る。さらに、各チャンネルに対応する不揮発性メモリ回
路が共通単位メモリと個別単位メモリとから構成されて
いるため、メモリ回路を各同調回路に対応して完全に独
立させた場合に比較して記憶容量を大きく節減できると
いう利点がある。
ネルについて完全なトラッキングをとることも容易であ
る。さらに、各チャンネルに対応する不揮発性メモリ回
路が共通単位メモリと個別単位メモリとから構成されて
いるため、メモリ回路を各同調回路に対応して完全に独
立させた場合に比較して記憶容量を大きく節減できると
いう利点がある。
以下図面を参照して本発明の詳細を説明する。
第２図は本発明の一実施例によるチャンネル選択装置の
構成を示す図で、第１図と同一部分に同一符号を付して
ある。この図においてメモリ部３１は各チャンネル例え
ば第１〜第６２チャンネルのＵＨＦテレビジョンチャン
ネルにそれぞれ対応して設けられた複数個の例えば２２
ビットの不揮発生メモリ回路１０１〜１６２からなって
いる。そしてこれらのメモリ回路１０１〜１６２は、そ
れぞれ最初の６ビット（ＭＳＤ）から数えて６ビット目
まで）が各同調回路１２，１４，１５，１６，１７に対
し共通に対応する単位メモリＡ（共通単位メモリ）を構
成し、残りの１６ビットのうちの４ビットずつが各同調
回路１２，１４，１５，１７にそれぞれ個別に対応する
４個の単位メモリ（個別単位メモリ）Ｂ，Ｃ，Ｄ”Ｅを
構成している。すなわち、単位メモリＡには各チャンネ
ルに応じて同調回路１２，１４，１５，１７に供給すべ
きアナログ制御信号量（この実施例の場合は電圧）の一
部に対応するディジタル情報が記憶され、単位メモリＢ
、Ｃ，Ｄ，Ｅにはそれぞれ各チャンネルに応じて同調回
路１２，１４，１５，１７に供給すべきアナログ制御信
号量の残りの一部に対応するディジタル情報がそれぞれ
記憶されている。そしてチャンネル選択スイッチ２２に
応じてメモリ回路１０１〜１６２より選択的にディジタ
ル情報が謙出されるが、この情報のうち単位〆モリＡか
らの情報は４個のＤ／Ａ変換器４１，４２，４３，４４
に共通に供給され、単位メモリＢ，Ｃ，Ｄ，Ｂからの情
報は上記○／Ａ変換器４１，４２，４３，４４にそれぞ
れ供給される。すなわち、Ｄ／Ａ変換器４１，４２，４
３，４４において、それぞれＡからの情報と、Ｂ，Ｃ，
Ｄ，Ｅからの情報との各合成値がアナログ信号に変換さ
れ、これが各同調回路１２，１４，１５，１７に対しそ
れぞれアナログ制御信号ＶＴ，，ＶＴ２，ＶＴ３，ＶＴ
４として供給される。このようにして受信チャンネルの
選択が行なわれる。この場合、メモリ部３１への情報の
書込み方法は、各チャンネルのメモリ回路１０１〜１６
２について、例えば局部発振器１８の電圧一周波数特性
を基準にして、まず、単位メモリＡ，Ｅ‘こ局部発振器
１８の発振周波数が受信すべき周波数より中間周波数分
だけ高くなるように（または低くなるように）情報を書
込み、しかる後単位メモリＢ，Ｃ，Ｄに信号受信時の中
間周波出力電圧または出力電流が最大となるように書込
みを行なえばよい。
構成を示す図で、第１図と同一部分に同一符号を付して
ある。この図においてメモリ部３１は各チャンネル例え
ば第１〜第６２チャンネルのＵＨＦテレビジョンチャン
ネルにそれぞれ対応して設けられた複数個の例えば２２
ビットの不揮発生メモリ回路１０１〜１６２からなって
いる。そしてこれらのメモリ回路１０１〜１６２は、そ
れぞれ最初の６ビット（ＭＳＤ）から数えて６ビット目
まで）が各同調回路１２，１４，１５，１６，１７に対
し共通に対応する単位メモリＡ（共通単位メモリ）を構
成し、残りの１６ビットのうちの４ビットずつが各同調
回路１２，１４，１５，１７にそれぞれ個別に対応する
４個の単位メモリ（個別単位メモリ）Ｂ，Ｃ，Ｄ”Ｅを
構成している。すなわち、単位メモリＡには各チャンネ
ルに応じて同調回路１２，１４，１５，１７に供給すべ
きアナログ制御信号量（この実施例の場合は電圧）の一
部に対応するディジタル情報が記憶され、単位メモリＢ
、Ｃ，Ｄ，Ｅにはそれぞれ各チャンネルに応じて同調回
路１２，１４，１５，１７に供給すべきアナログ制御信
号量の残りの一部に対応するディジタル情報がそれぞれ
記憶されている。そしてチャンネル選択スイッチ２２に
応じてメモリ回路１０１〜１６２より選択的にディジタ
ル情報が謙出されるが、この情報のうち単位〆モリＡか
らの情報は４個のＤ／Ａ変換器４１，４２，４３，４４
に共通に供給され、単位メモリＢ，Ｃ，Ｄ，Ｂからの情
報は上記○／Ａ変換器４１，４２，４３，４４にそれぞ
れ供給される。すなわち、Ｄ／Ａ変換器４１，４２，４
３，４４において、それぞれＡからの情報と、Ｂ，Ｃ，
Ｄ，Ｅからの情報との各合成値がアナログ信号に変換さ
れ、これが各同調回路１２，１４，１５，１７に対しそ
れぞれアナログ制御信号ＶＴ，，ＶＴ２，ＶＴ３，ＶＴ
４として供給される。このようにして受信チャンネルの
選択が行なわれる。この場合、メモリ部３１への情報の
書込み方法は、各チャンネルのメモリ回路１０１〜１６
２について、例えば局部発振器１８の電圧一周波数特性
を基準にして、まず、単位メモリＡ，Ｅ‘こ局部発振器
１８の発振周波数が受信すべき周波数より中間周波数分
だけ高くなるように（または低くなるように）情報を書
込み、しかる後単位メモリＢ，Ｃ，Ｄに信号受信時の中
間周波出力電圧または出力電流が最大となるように書込
みを行なえばよい。
このようにすることによって、全チャンネルにおいて完
全な同調を得ることができる。このように、上記実施例
によれば、トラッキング調整はメモリ部３１の内容を電
気的に制御することによって行なえるため、極めて簡単
であり、また調整の自動化も可能となる。しかも全チャ
ンネルについて完全にトラツキングをとることができる
ため同調点における特に入力ＶＳＷＲ、電力利得、ＮＦ
、イメージ妨害抑圧比等に関して良好な特性が得られる
。さらにチューナの内部構造についても、各同調回路１
２，１４，１５，１７の可変容量ダイオードの特性を厳
密に揃える必要がなくなり、ダイオードの単価が低減さ
れる。
全な同調を得ることができる。このように、上記実施例
によれば、トラッキング調整はメモリ部３１の内容を電
気的に制御することによって行なえるため、極めて簡単
であり、また調整の自動化も可能となる。しかも全チャ
ンネルについて完全にトラツキングをとることができる
ため同調点における特に入力ＶＳＷＲ、電力利得、ＮＦ
、イメージ妨害抑圧比等に関して良好な特性が得られる
。さらにチューナの内部構造についても、各同調回路１
２，１４，１５，１７の可変容量ダイオードの特性を厳
密に揃える必要がなくなり、ダイオードの単価が低減さ
れる。
また可変容量ダイオードの可変範囲調整用のトリマコン
デンサや、ィンダクタのィンダクタンス調整機構が不要
となるので、回路構成の簡易化と工数の簡略化を図るこ
とができる。これらの効果は、メモリの記憶容量の増大
やＤ／Ａ変換器の個数の増加を考慮しても、ＩＣ技術の
著しい発達によりコストアップは僅少であることから、
なおあまりあるものがあり、実用上のメリットは極めて
大きい。特に、本発明では各チャンネルに対する不揮発
生メモリ回路１０１〜１６２が、各同調回路１２，１４
，１５，１７に共通に対応する共通単位メモリＡと、個
別に対応する個別単位メモリＢ，Ｃ，Ｄ，Ｂとからなっ
ているため、同調回路数をｎとすれば、各同調回路に対
応する単位メモリを完全に独立させた場合に比べて、（
ｎ−１）×共通単位メモリＡの容量分だけ各不揮発生メ
モリ回路１０１〜１６２の記憶容量を節減できることに
なり、第１図の従来装置と比較しても記憶容量の増大は
最少限に抑えられる。なお本発明は前記実施例に限定さ
れるものではなく、例えばメモリ部の容量あるいは各単
位メモリへのビット配分等は適宜変更してよいことはも
ちろんである。
デンサや、ィンダクタのィンダクタンス調整機構が不要
となるので、回路構成の簡易化と工数の簡略化を図るこ
とができる。これらの効果は、メモリの記憶容量の増大
やＤ／Ａ変換器の個数の増加を考慮しても、ＩＣ技術の
著しい発達によりコストアップは僅少であることから、
なおあまりあるものがあり、実用上のメリットは極めて
大きい。特に、本発明では各チャンネルに対する不揮発
生メモリ回路１０１〜１６２が、各同調回路１２，１４
，１５，１７に共通に対応する共通単位メモリＡと、個
別に対応する個別単位メモリＢ，Ｃ，Ｄ，Ｂとからなっ
ているため、同調回路数をｎとすれば、各同調回路に対
応する単位メモリを完全に独立させた場合に比べて、（
ｎ−１）×共通単位メモリＡの容量分だけ各不揮発生メ
モリ回路１０１〜１６２の記憶容量を節減できることに
なり、第１図の従来装置と比較しても記憶容量の増大は
最少限に抑えられる。なお本発明は前記実施例に限定さ
れるものではなく、例えばメモリ部の容量あるいは各単
位メモリへのビット配分等は適宜変更してよいことはも
ちろんである。
さらに前記実施例では同調素子として可変容量ダイオー
ドを用い、これと固定のインダクタの組合せにより同調
回路を構成した場合について述べたが、電流によりィン
ダクタンス値が制御されるィンダクタと固定容量との組
合せによる同調回路を用いてもよく、その場合にはＤ／
Ａ変換器の出力電圧を電流に変換しその電流信号をアナ
ログ制御信号として用いればよい。
ドを用い、これと固定のインダクタの組合せにより同調
回路を構成した場合について述べたが、電流によりィン
ダクタンス値が制御されるィンダクタと固定容量との組
合せによる同調回路を用いてもよく、その場合にはＤ／
Ａ変換器の出力電圧を電流に変換しその電流信号をアナ
ログ制御信号として用いればよい。
第１図は従来のチャンネル選択装置の構成を示す図、第
２図は本発明の一実施例に係るチャンネル選択装置の構
成を示す図である。 １１・・・…チユーナ回路、１２，１４，１５，１７…
…同調回路、３１…メモリ部、１０１，１６２・・・・
・・不揮発生メモリ回路、Ａ…・・・共通単位メモリ、
Ｂ〜Ｅ・・・・・・個別単位メモリ、４１〜４４・・・
・．・Ｄ／Ａ変換器。 第１図 第２図
２図は本発明の一実施例に係るチャンネル選択装置の構
成を示す図である。 １１・・・…チユーナ回路、１２，１４，１５，１７…
…同調回路、３１…メモリ部、１０１，１６２・・・・
・・不揮発生メモリ回路、Ａ…・・・共通単位メモリ、
Ｂ〜Ｅ・・・・・・個別単位メモリ、４１〜４４・・・
・．・Ｄ／Ａ変換器。 第１図 第２図
Claims (1)
- １ アナログ制御信号によりリアクタンス値が制御され
る同調素子からなる複数個の同調回路を有するチユーナ
回路と、各チヤンネルに対応して設けられた複数個の不
揮発生メモリ回路からなり、これらのメモリ回路に受信
チヤンネルに応じて前記各同調回路に供給すべきアナロ
グ信号量をデイジタル情報としてそれぞれ記憶したメモ
リ部と、このメモリ部から受信チヤンネルに対応したデ
イジタル情報を読出す手段と、この手段により読出され
たデイジタル情報をアナログ信号に変換し前記各同調回
路に前記制御信号として供給する手段とを具備し、前記
メモリ部のそれぞれの不揮発性メモリ回路は前記各同調
回路に共通に対応して設けられた１個の共通単位メモリ
と、前記各同調回路に個別に対応して設けられた複数個
の個別単位メモリとをそれぞれ有し、共通単位メモリに
は前記受信チヤンネルに応じて前記各同調回路に供給す
べきアナログ信号量に対応したデイジタル情報のうちの
共通部分である上位側複数ビツトが記憶され、個別単位
メモリには該デイジタル情報のうちの残りの下位側複数
ビツトがそれぞれ記憶されていることを特徴とするチヤ
ンネル選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3799176A JPS601771B2 (ja) | 1976-04-05 | 1976-04-05 | チヤンネル選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3799176A JPS601771B2 (ja) | 1976-04-05 | 1976-04-05 | チヤンネル選択装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52120701A JPS52120701A (en) | 1977-10-11 |
| JPS601771B2 true JPS601771B2 (ja) | 1985-01-17 |
Family
ID=12513025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3799176A Expired JPS601771B2 (ja) | 1976-04-05 | 1976-04-05 | チヤンネル選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601771B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4402089A (en) * | 1981-09-16 | 1983-08-30 | Rca Corporation | Television tuning system with electronic frequency adjustment apparatus |
| JPS58150318A (ja) * | 1982-03-02 | 1983-09-07 | Matsushita Electric Ind Co Ltd | 選局装置 |
| JPS6014531U (ja) * | 1983-07-06 | 1985-01-31 | 株式会社富士通ゼネラル | チユ−ナ |
-
1976
- 1976-04-05 JP JP3799176A patent/JPS601771B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52120701A (en) | 1977-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368541A (en) | Multiplexing arrangement for a plurality of voltage controlled filters | |
| KR910001374B1 (ko) | 수상기용 튜닝 시스템 | |
| US6563390B1 (en) | Digitally compensated voltage controlled oscillator | |
| US4027251A (en) | Radio receiver using frequency synthesizer | |
| US4123715A (en) | Program apparatus for radio receiver using frequency synthesizer | |
| EP0147518B1 (de) | Verfahren zum Abgleich eines mehrstufigen selektiven Verstärkers und Anordnung zur Durchführung des Verfahrens | |
| JPS601771B2 (ja) | チヤンネル選択装置 | |
| US4481673A (en) | RF Prom tracking for tuners | |
| KR20020035144A (ko) | 전자적 조정을 위한 메모리를 갖는 ｐｌｌ | |
| JPS5951775B2 (ja) | 多バンドシンセサイザ受信機 | |
| US4017800A (en) | Delinearization circuit | |
| US4241449A (en) | Memory saving all-channel digital television receiver | |
| US4450587A (en) | Tuning arrangement for providing relatively uniform automatic fine tuning sensitivity | |
| EP0629045B1 (en) | Tuning device for a receiver of radioelectric signals with coils obtained by printing | |
| JPH11168399A (ja) | 受信回路 | |
| JPH0666641B2 (ja) | プリセツトチユ−ナ | |
| CA1042120A (en) | Electronic tuner with delinearized tuning voltage | |
| US4363136A (en) | Station selecting apparatus | |
| JP2663505B2 (ja) | 電子選局装置 | |
| JPH0633738Y2 (ja) | テレビジョン受信装置 | |
| KR930008468B1 (ko) | 튜닝 제어방법 | |
| JPS6216022Y2 (ja) | ||
| JPS6216025Y2 (ja) | ||
| JPS61170116A (ja) | 同調回路のトラツキング調整回路 | |
| JPH0750853B2 (ja) | 受信装置 |