JPS60173927A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS60173927A JPS60173927A JP59029781A JP2978184A JPS60173927A JP S60173927 A JPS60173927 A JP S60173927A JP 59029781 A JP59029781 A JP 59029781A JP 2978184 A JP2978184 A JP 2978184A JP S60173927 A JPS60173927 A JP S60173927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- phase
- pass filter
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 abstract description 9
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000010248 power generation Methods 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 3
- 239000000446 fuel Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は太陽電池または燃料電池を用いた小容量発電
装置（インバータ）において、上記電池から系統母線へ
スムーズに送電するためにインバータの発生電圧を系統
母線電圧に同期さ・ｌ”るためなどの目的で使用される
Ｐ Ｌ １．回■？ｈに関するものである。
装置（インバータ）において、上記電池から系統母線へ
スムーズに送電するためにインバータの発生電圧を系統
母線電圧に同期さ・ｌ”るためなどの目的で使用される
Ｐ Ｌ １．回■？ｈに関するものである。
第１図は一般的な小容量発電装置のブロック図で、１は
太陽電池または燃料電池等の？Ｉｉ池で、この電池１の
出力がインバータ２で交流に変換され結合用トランス３
を介して商用電源４へ送られる。
太陽電池または燃料電池等の？Ｉｉ池で、この電池１の
出力がインバータ２で交流に変換され結合用トランス３
を介して商用電源４へ送られる。
一方、商用電源４から商用周波信号が同期用トランス５
を介してＰ Ｌ Ｌ、回路６に入力され、Ｉ） Ｉ−ｉ
、。
を介してＰ Ｌ Ｌ、回路６に入力され、Ｉ） Ｉ−ｉ
、。
回路６から出力される同期信号（商用周波数信号と同位
相）によりインバータドライブ回路７が・１゜ンバータ
２のスイッチング素子をオンオフさせ、インバータ２の
発イ電圧を商用電源４の位相と同期させて電池ｌの出力
をスムーズに商用電源４・＼送るようにしている。
相）によりインバータドライブ回路７が・１゜ンバータ
２のスイッチング素子をオンオフさせ、インバータ２の
発イ電圧を商用電源４の位相と同期させて電池ｌの出力
をスムーズに商用電源４・＼送るようにしている。
このような小容量発電装置に使用される従来のＰ Ｌ、
Ｉ、回路は、第２図に示すよ・うに、商用型’／＋１
７１から同期用トランス５を介して取り出された商用周
波信号（第３図（ａ））を波形整形回路８によって矩形
波（第３図（ｈ））に変換し、ごの波形整形回路８の出
力と分周回路１２の出力（第３図（Ｃ））の出力とを位
相比較！５９で位相Ｊし較し、この位相比較器９の出力
（第３図（ｄ））をローパスフィルタ１０に通し、この
ローパスフィルタ１０の出力（第３１１７１ ＦＧ）
）を電圧制御発振ａ：； １１に加え、この電圧制御発
振器１１の発振出力（第３Ｎａ））を分周器１？８１２
に入力するよ・うになっている。また、′市川制御発振
器１１の発振出力はｌｔ＋歯状波発生回路１３に入力さ
れ、ここで鋸１′１１状波（第３図（Ｇ））に変換され
、さらに正弦波発生回路１４に人力され、ここで正弦波
（第３図（ｈ））に変換され、第１図におけるインバー
タドライブ回路７に入力される。この第３図（］１）の
正弦波は第３図ｔａ＋の商用周波１ｈ号に同期すること
になる。なお、位相比較器９は第３図（ｂ）の波形と第
３１図（ｃ＋の波形を乗算し、両者が同極のときば１を
、異極のときは０を出力するように構成されている。
Ｉ、回路は、第２図に示すよ・うに、商用型’／＋１
７１から同期用トランス５を介して取り出された商用周
波信号（第３図（ａ））を波形整形回路８によって矩形
波（第３図（ｈ））に変換し、ごの波形整形回路８の出
力と分周回路１２の出力（第３図（Ｃ））の出力とを位
相比較！５９で位相Ｊし較し、この位相比較器９の出力
（第３図（ｄ））をローパスフィルタ１０に通し、この
ローパスフィルタ１０の出力（第３１１７１ ＦＧ）
）を電圧制御発振ａ：； １１に加え、この電圧制御発
振器１１の発振出力（第３Ｎａ））を分周器１？８１２
に入力するよ・うになっている。また、′市川制御発振
器１１の発振出力はｌｔ＋歯状波発生回路１３に入力さ
れ、ここで鋸１′１１状波（第３図（Ｇ））に変換され
、さらに正弦波発生回路１４に人力され、ここで正弦波
（第３図（ｈ））に変換され、第１図におけるインバー
タドライブ回路７に入力される。この第３図（］１）の
正弦波は第３図ｔａ＋の商用周波１ｈ号に同期すること
になる。なお、位相比較器９は第３図（ｂ）の波形と第
３１図（ｃ＋の波形を乗算し、両者が同極のときば１を
、異極のときは０を出力するように構成されている。
このようなＰ Ｌ Ｌ回路では、普通電圧制御発振器１
１の発振周波数にむらがでない、１、′うに、すなわち
ローパスフィルタ１０の出力信冒にリップルを生じさせ
ないために、−ローパスフィルタ１０の時定数を大きく
選ぶが、時定数を大公、くすると、ＰＬＬの応答速度が
遅くなる。逆に、ｐ １． ｌ、 ０’） １．ｊ、答
速度を」二げようとすると、ローパスフィルタ１０の出
力に含まれるリップルが増え、電圧制御発振器１１の発
振パルスに疎密が生しる。そのために鋸歯状波（第３図
（８））が直線とならず、正弦波発生回路１４から出力
される正弦δＩ、ｌ歪んだものとなるという問題がある
。
１の発振周波数にむらがでない、１、′うに、すなわち
ローパスフィルタ１０の出力信冒にリップルを生じさせ
ないために、−ローパスフィルタ１０の時定数を大きく
選ぶが、時定数を大公、くすると、ＰＬＬの応答速度が
遅くなる。逆に、ｐ １． ｌ、 ０’） １．ｊ、答
速度を」二げようとすると、ローパスフィルタ１０の出
力に含まれるリップルが増え、電圧制御発振器１１の発
振パルスに疎密が生しる。そのために鋸歯状波（第３図
（８））が直線とならず、正弦波発生回路１４から出力
される正弦δＩ、ｌ歪んだものとなるという問題がある
。
したがって、この発明の目的６よ出力される正弦波が歪
まず、しかも出力信号位相を入力信号（☆相に応答性良
く追従させることができるＰ ＣＩ、回路を提供するこ
とである。
まず、しかも出力信号位相を入力信号（☆相に応答性良
く追従させることができるＰ ＣＩ、回路を提供するこ
とである。
この発明の一実施例を第４図および第５図に基づいて説
明する。このＰ Ｌ Ｌ回路は、第４図に示すように、
商用電源４から同期用トランス５を介して取り出された
商用周波信号（第５図（ａ））を波形整形回路８によっ
て矩形波（第５νＩ（ｂｌ）に変１文し、この波形整形
回路８の出力と分周回路１２の出力（第５図（Ｃ））と
を位相比較器９で位相比較し、う１；た、波形整形回路
８の出力を遅延回路１５によって９０度遅延さセるとと
もに分周回路１２の出力を遅延回路１６によって９０度
遅延させ、遅延回路１５の出力（第５図（ｅ））と遅延
回路１６の出力（第５図（ｆ））とを位相比較器９”で
位相比較し、位１旧比較器９の出力（第５し１（ｄｉ）
と（☆相比較ｊ！ｊｊ ９′の出力（第５図（ｇ））と
を加勢回路１７で加算し、この加ｔｆｌ路１７の出力（
第５１２１ ｆｈｌ ＞をローパスフィルタ１０に通し
、このローパスフィルタ【０の出力（第５図（１））を
電圧制御発振器１１に加え、この電圧制御発ｌ辰器１１
の発振出力（第５図（ｊ））を分周回路１２に入力する
。Ｌうになっ゛（いる。また、電圧制御発振器１１の発
振出力Ｌ１ｊ鋸歯状波発イト回路１３に入力され、ここ
で１）ｊｉ山伏波（第５図（ｋ））に変換され、さらに
正弦−Ｕ発生回路１４に入力され、ここで正弦波（第５
図（ｅ））に変換され、第１図におりる・インバータ１
ライゾ回ｔｌ’ｌＧ７に入力される。この第５図（７り
の正弦波は第５図（ａｌの商用周波信号に同期ずろこと
になる。この場合、遅延回路１５．１６としてはｒＦｎ
Ｄ等が使用される。
明する。このＰ Ｌ Ｌ回路は、第４図に示すように、
商用電源４から同期用トランス５を介して取り出された
商用周波信号（第５図（ａ））を波形整形回路８によっ
て矩形波（第５νＩ（ｂｌ）に変１文し、この波形整形
回路８の出力と分周回路１２の出力（第５図（Ｃ））と
を位相比較器９で位相比較し、う１；た、波形整形回路
８の出力を遅延回路１５によって９０度遅延さセるとと
もに分周回路１２の出力を遅延回路１６によって９０度
遅延させ、遅延回路１５の出力（第５図（ｅ））と遅延
回路１６の出力（第５図（ｆ））とを位相比較器９”で
位相比較し、位１旧比較器９の出力（第５し１（ｄｉ）
と（☆相比較ｊ！ｊｊ ９′の出力（第５図（ｇ））と
を加勢回路１７で加算し、この加ｔｆｌ路１７の出力（
第５１２１ ｆｈｌ ＞をローパスフィルタ１０に通し
、このローパスフィルタ【０の出力（第５図（１））を
電圧制御発振器１１に加え、この電圧制御発ｌ辰器１１
の発振出力（第５図（ｊ））を分周回路１２に入力する
。Ｌうになっ゛（いる。また、電圧制御発振器１１の発
振出力Ｌ１ｊ鋸歯状波発イト回路１３に入力され、ここ
で１）ｊｉ山伏波（第５図（ｋ））に変換され、さらに
正弦−Ｕ発生回路１４に入力され、ここで正弦波（第５
図（ｅ））に変換され、第１図におりる・インバータ１
ライゾ回ｔｌ’ｌＧ７に入力される。この第５図（７り
の正弦波は第５図（ａｌの商用周波信号に同期ずろこと
になる。この場合、遅延回路１５．１６としてはｒＦｎ
Ｄ等が使用される。
このように、この実施例のＰ Ｌ Ｌ、回路は、波形整
形回路８の出力と分周回路１２の出力をそのまま位相比
較器９で位相比較するとともに、波形整形回路８の出力
および分周器１＃ｔ ｌ ２の出力を遅延回路１５．１
６でそれぞれ９０度遅延さ−Ｕ、こＯ）遅延回路１５．
１６の位相比較Ａ：＋ ９ ’ で位相化１１・シし、
位相比較器９，９゛の出力を加算回路１７”（加算し、
加算回路Ｉ７の出力をｒ７ パスフィルタ１０に加え、
このローパスフィルタ１０を出力を電圧制御発振器１１
に入力する。Ｌうにしたた７１１’ｌ、商用周波信号が
単相であっても、見かり上２川となるため、ローパスフ
ィルタ１０の時定数を人心くせずともローパスフィルタ
１０の出力に含まれるリップルを低減することができ、
したがって電圧制御発振器１１の発振パルスの疎密が軽
減さ１１、鋸歯状波発生回路１３から出力される鋸歯状
波も直線に近づき、その結果、正弦波発４に回路１４よ
り出力される正弦波も歪のの少いものとなる。また、ロ
ーパスフィルタ１０の時定数を大きくする必要がなくな
るため、Ｐ Ｌ Ｔ、、の応答速度を速くすることがで
き、出力信号位相を商用周波信号位相に応答性良く追従
させることができる。
形回路８の出力と分周回路１２の出力をそのまま位相比
較器９で位相比較するとともに、波形整形回路８の出力
および分周器１＃ｔ ｌ ２の出力を遅延回路１５．１
６でそれぞれ９０度遅延さ−Ｕ、こＯ）遅延回路１５．
１６の位相比較Ａ：＋ ９ ’ で位相化１１・シし、
位相比較器９，９゛の出力を加算回路１７”（加算し、
加算回路Ｉ７の出力をｒ７ パスフィルタ１０に加え、
このローパスフィルタ１０を出力を電圧制御発振器１１
に入力する。Ｌうにしたた７１１’ｌ、商用周波信号が
単相であっても、見かり上２川となるため、ローパスフ
ィルタ１０の時定数を人心くせずともローパスフィルタ
１０の出力に含まれるリップルを低減することができ、
したがって電圧制御発振器１１の発振パルスの疎密が軽
減さ１１、鋸歯状波発生回路１３から出力される鋸歯状
波も直線に近づき、その結果、正弦波発４に回路１４よ
り出力される正弦波も歪のの少いものとなる。また、ロ
ーパスフィルタ１０の時定数を大きくする必要がなくな
るため、Ｐ Ｌ Ｔ、、の応答速度を速くすることがで
き、出力信号位相を商用周波信号位相に応答性良く追従
させることができる。
なお、上記実施例では、電圧制御発振器１１の出力を鋸
：’Ｊ＋’ｉ状波発仕回路Ｉ３で鋸歯状波に変換し、ご
の鋸歯状波をさらに正弦波発生回路１４で正弦波＆、：
変換したが、電圧制御発振器１１の出力を三角波発生回
路で三角波に変換し、この三角波をさらに下弦波発生回
路で正弦波に変換するようにしてもよい。また、位相比
較器９゛に入力するための分周回路１２の出力を９０度
遅延ざ一１１！た信号は分周回路１２の出力信号から（
ワることもできる。
：’Ｊ＋’ｉ状波発仕回路Ｉ３で鋸歯状波に変換し、ご
の鋸歯状波をさらに正弦波発生回路１４で正弦波＆、：
変換したが、電圧制御発振器１１の出力を三角波発生回
路で三角波に変換し、この三角波をさらに下弦波発生回
路で正弦波に変換するようにしてもよい。また、位相比
較器９゛に入力するための分周回路１２の出力を９０度
遅延ざ一１１！た信号は分周回路１２の出力信号から（
ワることもできる。
また、１−記実流側では、−・対の遅延回路（１５゜１
６）を設けて見かけ上２相になるようにしたがｎ対設け
て見かけ上（ｎ＋１）相になるようにしてもよい。この
際のｎ対の遅延回路の遅延量は、それぞれπ／ｎ＋１な
いしｎπ／ｎ＋１に設定する。例えば２対のときは６０
度と１２０度であり、３対のときは４５度と９０度と１
３５度である。
６）を設けて見かけ上２相になるようにしたがｎ対設け
て見かけ上（ｎ＋１）相になるようにしてもよい。この
際のｎ対の遅延回路の遅延量は、それぞれπ／ｎ＋１な
いしｎπ／ｎ＋１に設定する。例えば２対のときは６０
度と１２０度であり、３対のときは４５度と９０度と１
３５度である。
なお、この場合、位相比較器は（ｎ＋１）個必要である
。
。
以上のように、この発明のＰ Ｌ １．、回路は、人力
信号の位相をπ／ｎ＋１ないしｎπ／ｎ＋１（ｎは１以
−ヒの整数）だけそれぞれ遅延する第Ｈ７）ｉｌ延延回
路群、電圧制御発振器と、この電圧制御発振器の出力信
号を分周する分周回路と、この分周回路の出力信号の位
相をπ／ ｎ （ｌないしｎπ／ｎ＋１だけそれぞれ遅
延する第２の遅延回路群と、前記入力信号および前記第
１の遅延回路１１′の各出力信号と前記分周回路の出力
信号および前記第２の遅延回路群の各出力信号とをそれ
ぞれ対応するものどうし位相比較する位相比φ（器群と
、この位相比較器群の各出力信号を加算する加算回路と
、この加算回路の出力信号を低域濾波して前記電圧制御
発振器へ制御電圧として供給するローパスフィルタとを
備えているので、ローパスフィルタの時定数を大きくせ
ずともローパスフィルタのリップルを低減することがで
き、したがっ“ζ、出力さＪする正弦波が歪まず、しか
も出力信９〕位相を入力信号位相に応答性よく追従さ・
υることかできるという効果がある。
信号の位相をπ／ｎ＋１ないしｎπ／ｎ＋１（ｎは１以
−ヒの整数）だけそれぞれ遅延する第Ｈ７）ｉｌ延延回
路群、電圧制御発振器と、この電圧制御発振器の出力信
号を分周する分周回路と、この分周回路の出力信号の位
相をπ／ ｎ （ｌないしｎπ／ｎ＋１だけそれぞれ遅
延する第２の遅延回路群と、前記入力信号および前記第
１の遅延回路１１′の各出力信号と前記分周回路の出力
信号および前記第２の遅延回路群の各出力信号とをそれ
ぞれ対応するものどうし位相比較する位相比φ（器群と
、この位相比較器群の各出力信号を加算する加算回路と
、この加算回路の出力信号を低域濾波して前記電圧制御
発振器へ制御電圧として供給するローパスフィルタとを
備えているので、ローパスフィルタの時定数を大きくせ
ずともローパスフィルタのリップルを低減することがで
き、したがっ“ζ、出力さＪする正弦波が歪まず、しか
も出力信９〕位相を入力信号位相に応答性よく追従さ・
υることかできるという効果がある。
第１図は一般な小容量発電装置のブロック図、第２図は
第１図の小容量発電装置に使用されるＰｌ、１７回路の
ブ１」ツク図、第３図はその各部の波形図、第４図はこ
の発明の−・実施例のブ１−１ツク図、第５目目；ｌそ
の各部の波形図である。 ８・・・波形整形回路、９．９″・・・位相比較２Ｈ。 １０・・・ローパスフィルタ、Ｉ１・・・電圧制御発振
器、Ｉ２・・・分周回路、１３・・・鋸歯状波発生回路
、１４・・・正弦波発生回路、１５．１６・・・遅延回
路、１７−＝加％ＩｒＩ回路
第１図の小容量発電装置に使用されるＰｌ、１７回路の
ブ１」ツク図、第３図はその各部の波形図、第４図はこ
の発明の−・実施例のブ１−１ツク図、第５目目；ｌそ
の各部の波形図である。 ８・・・波形整形回路、９．９″・・・位相比較２Ｈ。 １０・・・ローパスフィルタ、Ｉ１・・・電圧制御発振
器、Ｉ２・・・分周回路、１３・・・鋸歯状波発生回路
、１４・・・正弦波発生回路、１５．１６・・・遅延回
路、１７−＝加％ＩｒＩ回路
Claims (1)
- 入力信号の位相をπ／ ｎ −１−１ないしｎπ／ｎ＋
１（ｎば１以上の整数）だけそれぞれ遅延する第１の遅
延回路群と、電圧制御発振器と、この電圧制御発振器の
出力信号を分間する分周回路と、この分周回路の出力信
号の位相をπ／ｎ＋１ないしｎπ／ｎ＋１だけそれぞれ
遅延する第２の遅延回路群と、前記入力信号および前記
第１の遅延回路群の各出力は℃と前記分周回路の出力信
号および前記第２の遅延回路群の各出力信号とをそれぞ
れ対応するものどうし位相比較する位相Ｊｔ較器群と、
二の位相比較器群の各出力信号を加算する加算回路と、
この加算回路の出力信号を低域濾波して前記電圧制御発
振器へ制御電圧として供給するローパスフィルタとを備
えたＰ Ｌ １．回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029781A JPH0763147B2 (ja) | 1984-02-20 | 1984-02-20 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029781A JPH0763147B2 (ja) | 1984-02-20 | 1984-02-20 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173927A true JPS60173927A (ja) | 1985-09-07 |
| JPH0763147B2 JPH0763147B2 (ja) | 1995-07-05 |
Family
ID=12285554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029781A Expired - Lifetime JPH0763147B2 (ja) | 1984-02-20 | 1984-02-20 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763147B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123527A (ja) * | 1987-11-06 | 1989-05-16 | Victor Co Of Japan Ltd | フェーズ・ロックド・ループ |
| JPH01133420A (ja) * | 1987-11-18 | 1989-05-25 | Victor Co Of Japan Ltd | フェーズ・ロックド・ループ |
| JPH02159822A (ja) * | 1988-12-14 | 1990-06-20 | Nec Corp | 多値量子化位相比較器 |
| JPH05110427A (ja) * | 1991-05-08 | 1993-04-30 | Nec Corp | 位相同期回路 |
| JP2007213962A (ja) * | 2006-02-09 | 2007-08-23 | Kitashiba Electric Co Ltd | 電源高調波対応誘導加熱装置 |
-
1984
- 1984-02-20 JP JP59029781A patent/JPH0763147B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123527A (ja) * | 1987-11-06 | 1989-05-16 | Victor Co Of Japan Ltd | フェーズ・ロックド・ループ |
| JPH01133420A (ja) * | 1987-11-18 | 1989-05-25 | Victor Co Of Japan Ltd | フェーズ・ロックド・ループ |
| JPH02159822A (ja) * | 1988-12-14 | 1990-06-20 | Nec Corp | 多値量子化位相比較器 |
| JPH05110427A (ja) * | 1991-05-08 | 1993-04-30 | Nec Corp | 位相同期回路 |
| JP2007213962A (ja) * | 2006-02-09 | 2007-08-23 | Kitashiba Electric Co Ltd | 電源高調波対応誘導加熱装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0763147B2 (ja) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lamo et al. | An efficient FPGA implementation of a quadrature signal-generation subsystem in SRF PLLs in single-phase PFCs | |
| Li et al. | Space vector sequence investigation and synchronization methods for active front-end rectifiers in high-power current-source drives | |
| CN104953606A (zh) | 一种孤岛微网公共耦合点电压不平衡网络化分层补偿方法 | |
| CN103219906B (zh) | 一种三相逆变器并联的有源环流抑制方法 | |
| CN102842921A (zh) | 鲁棒功率下垂控制的微电网多逆变器并联电压控制方法 | |
| CN104092245A (zh) | 交流旁路单相光伏逆变器及其控制方法和控制装置 | |
| CN111555752A (zh) | 一种单相频率自适应锁相环 | |
| Ginn III et al. | Digital control method for grid-connected converters supplied with nonideal voltage | |
| JPS60173927A (ja) | Ｐｌｌ回路 | |
| Kalaivani et al. | Grid Integration of Three-phase Inverter using Decoupled Double Synchronus Reference Frame PLL | |
| CN109547016B (zh) | 基于虚拟三相算法的频率自适应单相锁相环 | |
| Hoepfner et al. | Symmetrical components detection with FFDSOGI-PLL under distorted grid conditions | |
| CN107154640B (zh) | 一种适用于带储能的混合级联光伏系统的协同调制方法 | |
| CN114050605B (zh) | 一种基于本地电网相位的变频脉宽调制同步系统及方法 | |
| Jabbarnejad et al. | Low-Complexity Model-Free Combined Control of Grid-Connected Converters Under Normal and Abnormal Grid Conditions | |
| CN113489357A (zh) | 微网逆变器控制方法、系统、存储介质及计算设备 | |
| Hussein et al. | An enhanced implementation of SRF and DDSRF-PLL for three-phase converters in weak grid | |
| Pichan et al. | Simple and efficient design and control of the single phase PWM rectifier for UPS applications | |
| JPS638714B2 (ja) | ||
| Wu et al. | A matching scheduling control strategy based on modulation wave reconstruction for the single-phase photovoltaic cascaded multilevel inverter | |
| Djabali et al. | Enhanced Sensorless Predictive Direct Power Control for PWM Rectifier with Constant Switching Frequency under Grid Disturbances | |
| Li et al. | Direct power control for voltage source inverter without phase-locked loop under harmonically distorted voltage conditions | |
| US9651977B2 (en) | Three-phase power conversion with power factor correction operational day and night | |
| Araujo et al. | Harmonic voltage synchronization using GPS modules for grid-connected power converters | |
| Tokarev et al. | Improving the active power filter performance with a prediction-based control method |