JPS6016981Y2 - memory protection circuit device - Google Patents

memory protection circuit device

Info

Publication number
JPS6016981Y2
JPS6016981Y2 JP11561279U JP11561279U JPS6016981Y2 JP S6016981 Y2 JPS6016981 Y2 JP S6016981Y2 JP 11561279 U JP11561279 U JP 11561279U JP 11561279 U JP11561279 U JP 11561279U JP S6016981 Y2 JPS6016981 Y2 JP S6016981Y2
Authority
JP
Japan
Prior art keywords
comparator
power supply
terminal
voltage
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11561279U
Other languages
Japanese (ja)
Other versions
JPS5635199U (en
Inventor
和夫 三上
博 横山
邦男 仲谷
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to JP11561279U priority Critical patent/JPS6016981Y2/en
Publication of JPS5635199U publication Critical patent/JPS5635199U/ja
Application granted granted Critical
Publication of JPS6016981Y2 publication Critical patent/JPS6016981Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【考案の詳細な説明】 この考案はメモリの保護回路装置にかんするものである
[Detailed Description of the Invention] This invention relates to a memory protection circuit device.

電源断時、メモリを保護するために、メモリのチップセ
レクト信号を禁止する必要がある。
In order to protect the memory when the power is turned off, it is necessary to disable the memory chip select signal.

従来電源断が検知されると、プロセッサ内のプログラム
カウンタ、アキュームレータの内容をメモリに退避させ
、その後メモリのチップセレクト信号を禁止するように
している。
Conventionally, when a power outage is detected, the contents of the program counter and accumulator in the processor are saved to memory, and then the chip select signal of the memory is inhibited.

この間、バッテリでバックアップして電源電圧を所定に
値に保っている。
During this time, the power supply voltage is maintained at a predetermined value using battery backup.

このような保護回路はトランス等を含むため、かなりの
容積をとる。
Since such a protection circuit includes a transformer and the like, it takes up a considerable amount of space.

この点がlボードCPU製造において不具合を生じてい
る。
This point causes a problem in the manufacture of l-board CPUs.

この考案の目的は、メモリの保護回路装置の容積を小さ
くして、1ボートCPUのプリント回路の基板内に実装
することができるようにすることにある。
The purpose of this invention is to reduce the volume of a memory protection circuit device so that it can be mounted within a printed circuit board of a single-board CPU.

この考案においては、抵抗とツェナーダイオードとを直
列にして電源端子と接地ラインとの間に接続し、前記抵
抗と前記ツェナーダイオードとの接続点を比較器の入力
端の一方に基準電位として入力し、前記電源端子と接地
ラインとの間に可変抵抗器を接続して電源電圧を分割し
て前記比較器の入力端の他方に導き、前記電源電圧が所
定の値にあるとき前記比較器の入力端の他方に加わる電
圧を前記基準電位に等しく設定し、前記電源電圧が前記
所定の値を下まわることによって前記比較器の出力を反
転させてメモリのリード・アウトを禁止するように構成
している。
In this invention, a resistor and a Zener diode are connected in series between a power supply terminal and a ground line, and the connection point between the resistor and the Zener diode is input as a reference potential to one of the input terminals of a comparator. , a variable resistor is connected between the power supply terminal and the ground line to divide the power supply voltage and lead it to the other input terminal of the comparator, and when the power supply voltage is at a predetermined value, the input of the comparator The voltage applied to the other end is set equal to the reference potential, and when the power supply voltage falls below the predetermined value, the output of the comparator is inverted and read-out of the memory is prohibited. There is.

したがって、この考案によれば、ツェナーダイオードに
より基準電位を一定に保つことになり、比較器により電
源電圧が所定の値を下まわったことを正確に検出し、メ
モリのリード・アウトを禁止することができる。
Therefore, according to this invention, the Zener diode keeps the reference potential constant, the comparator accurately detects when the power supply voltage falls below a predetermined value, and prohibits memory readout. Can be done.

このため、トランス等は不要となり、容積を小さくする
ことができ、1ボートCPUのプリント回路の基板内に
実装することができる。
Therefore, a transformer or the like is not required, the volume can be reduced, and it can be mounted within the printed circuit board of a single-board CPU.

また、この考案においては、前記電源電圧が前記所定の
値より低い値であってあらかじめ定められた値を下まわ
ることによってカットオフするトランジスタを設け、こ
のトランジスタを介して前記電源端子より前記比較器に
電源を供給するように構成している。
Further, in this invention, a transistor is provided which is cut off when the power supply voltage is lower than the predetermined value and falls below a predetermined value, and the comparator is connected to the power supply terminal via the transistor. It is configured to supply power to the

したがって、この考案によれば、比較器の動作が不安定
になってメモリのリード・アウトの禁止信号が不安定に
なる前にトランジスタがカットオフして比較器への電源
供給がなくなり、メモリの内容の変更という誤動作が確
実に防止できる。
Therefore, according to this invention, before the operation of the comparator becomes unstable and the read-out inhibit signal of the memory becomes unstable, the transistor is cut off and the power supply to the comparator is cut off. Malfunctions such as content changes can be reliably prevented.

ただ、この考案においてはプログラムカウンタ、アキュ
ームレータの内容を退避させることはできない。
However, with this invention, the contents of the program counter and accumulator cannot be saved.

しかし、復旧時にイニシャル処理を行なうことによって
、この点は解消できるので不具合が生じるものではない
However, this problem can be resolved by performing initial processing at the time of restoration, so there is no problem.

以下、図示する実施例を参照しながら、この考案につい
て詳細に説明する。
This invention will be described in detail below with reference to the illustrated embodiments.

第1図において1として示されるのは電源電圧Aが加わ
る端子である。
In FIG. 1, the terminal indicated as 1 is a terminal to which power supply voltage A is applied.

端子1は2として示されるツェナダイオードのカソード
と、3として示されるトランジスタのコレクタに接続さ
れる。
Terminal 1 is connected to the cathode of a Zener diode, designated 2, and to the collector of a transistor, designated 3.

ツェナーダイオード2のアノードは抵抗4の一端に接続
される。
The anode of the Zener diode 2 is connected to one end of the resistor 4.

抵抗4の他端は接地される。抵抗4とツェナーダイオー
ド2の接続点はトランジスタ3のベースに接続される。
The other end of the resistor 4 is grounded. A connection point between the resistor 4 and the Zener diode 2 is connected to the base of the transistor 3.

通常、端子1の電圧が定格電圧EOを保っている場合は
、トランジスタ3のコレクタとエミッタの間は導通して
いて、ブロック5として示される比較器に所定の電位が
あたえられている。
Normally, when the voltage at terminal 1 is maintained at the rated voltage EO, conduction is established between the collector and emitter of transistor 3, and a predetermined potential is applied to a comparator shown as block 5.

−この電位は、端子1に加わる電源電圧からツェナーダ
イオード2の電圧降下を差し引いた値にほぼ等しく、比
較器5が正常に作動し得る電圧E2に設定される。
- This potential is approximately equal to the power supply voltage applied to terminal 1 minus the voltage drop across Zener diode 2, and is set to a voltage E2 at which comparator 5 can operate normally.

端子1は、さらに抵抗6および可変抵抗器7の一端に接
続される。
Terminal 1 is further connected to a resistor 6 and one end of a variable resistor 7.

抵抗6の他端は8として示されるツェナダイオードのカ
ソードに接続される。
The other end of resistor 6 is connected to the cathode of a Zener diode shown as 8.

ツェナダイオード8のアノードは接地される。The anode of Zener diode 8 is grounded.

可変抵抗器7の他端も接地される。The other end of variable resistor 7 is also grounded.

可変抵抗器7の出力端は比較器5の入力端の一方に接続
される。
The output end of the variable resistor 7 is connected to one of the input ends of the comparator 5.

この入力端の一方と出力端にはヒステリシス用抵抗9が
接続され、入出力にヒステリシスをもたせて、比較器5
の動作を安定させる。
A hysteresis resistor 9 is connected to one of the input terminals and the output terminal, and hysteresis is provided to the input and output, and the comparator 5
stabilize the operation.

比較器5の入力端の他方には、抵抗6とツェナーダイオ
ード8の接続点が導かれる。
A connection point between a resistor 6 and a Zener diode 8 is led to the other input terminal of the comparator 5.

今、端子1の電圧が定格電圧EO(5ボルト)よりやや
低いEl(4,75ボルト)にあるとき、可変抵抗器7
を調整して、その出力端の電圧をツェナダイオード8の
カソードの電位(基準電位)に等しく設定しておく。
Now, when the voltage at terminal 1 is at El (4.75 volts), which is slightly lower than the rated voltage EO (5 volts), variable resistor 7
is adjusted to set the voltage at its output terminal equal to the cathode potential (reference potential) of the Zener diode 8.

言い換えると比較器5の2つの入力端の電圧を等しく設
定しておく。
In other words, the voltages at the two input terminals of the comparator 5 are set equal.

それゆえ、端子1の電圧がElを越えている場合は、比
較器5の出力端には信号HIGHが生じている。
Therefore, if the voltage at terminal 1 exceeds El, a signal HIGH is present at the output of comparator 5.

比較器5の出力端は10として示されるC−MO3回路
メモリのチップセレクト信号としてあたえられる。
The output terminal of the comparator 5 is given as a chip select signal of the C-MO3 circuit memory shown as 10.

C−MO3回路10のチップセレクト信号がHIGHで
あるとき、11として示されるTTL回路を介して、周
知のように、C・MO3回路のデータをリード・ライト
できる。
When the chip select signal of the C-MO3 circuit 10 is HIGH, the data of the C-MO3 circuit can be read and written via the TTL circuit shown as 11, as is well known.

なお、図示していないが、C−MO5回路10およびT
TL回路の電源端子にも端子1に加わる電源電圧Aが供
給されている。
Although not shown, the C-MO5 circuit 10 and the T
The power supply voltage A applied to the terminal 1 is also supplied to the power supply terminal of the TL circuit.

電源断によって、端子1の電圧Aが第2図に示すように
下降しElをやや下まわる値になった時点で、上述した
ようにElにおいてツェナーダイオドと抵抗6の接続点
の電位に等しく設定されていた可変抵抗器7の出力端の
電圧は、もはやこの接続点の電圧を下まわるので、比較
器5はその出力端Bに信号LOWを生じる。
When the power is cut off, the voltage A at terminal 1 drops as shown in Figure 2, and when it reaches a value slightly below El, the voltage at El becomes equal to the potential at the connection point between the Zener diode and resistor 6, as described above. Since the set voltage at the output of variable resistor 7 is now below the voltage at this connection point, comparator 5 produces a signal LOW at its output B.

この結果、C−MO5回路10のチップセレクト信号は
LOWとなって、データをリード・ライトできなくなる
As a result, the chip select signal of the C-MO5 circuit 10 becomes LOW, making it impossible to read or write data.

このElはTTL回路の動作範囲中の最少の電源電圧に
設定しておく。
This El is set to the minimum power supply voltage within the operating range of the TTL circuit.

端子1の電圧Aがさらに下降して、E2を下まわるよう
になると、ツェナダイオード2はカットオフとなる。
When the voltage A at the terminal 1 further falls below E2, the Zener diode 2 is cut off.

このことによってトランジスタ3のベース電位はゼロと
なる。
This causes the base potential of transistor 3 to become zero.

トランジスタ3がカットオフとなり、比較器5の電源端
子Cには電圧が印加されなくなる。
Transistor 3 is cut off, and no voltage is applied to power supply terminal C of comparator 5.

このように構成するのは、電源電圧が下降して比較器5
の動作が不安定となり、チップセレクト信号が不安定に
なるのを防止するためである。
This configuration is because the power supply voltage drops and the comparator 5
This is to prevent the chip select signal from becoming unstable due to unstable operation.

上述したようにこの実施例によれば、比較器5を用いて
いるので、C−MO3回路のチップセレクト信号をLO
Wにする電位を極めて正確に判定することができる。
As mentioned above, according to this embodiment, since the comparator 5 is used, the chip select signal of the C-MO3 circuit is
The potential to be applied to W can be determined extremely accurately.

したがって、TrL回路11の電源電圧がその動作範囲
を下まわるときは、もはやC−MO5回路のデータをリ
ード・アウトすることはできないようにしているので、
C・MO3回路のデータを確実に保護できるようになる
Therefore, when the power supply voltage of the TrL circuit 11 falls below its operating range, it is no longer possible to read out data from the C-MO5 circuit.
It becomes possible to reliably protect the data of the C/MO3 circuit.

なお、この考案はC−MO3回路の保護に限定されるも
のではなく、一般的なRAMを対象とできる。
Note that this invention is not limited to protection of C-MO3 circuits, but can be applied to general RAM.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の実施例を示す電気回路図、第2図は
第1図の動作説明図である。 2.8:ツェナダイオード、3:トランジスタ、5:比
較器、jQ:c−MO3回路、11:TrL回路。
FIG. 1 is an electric circuit diagram showing an embodiment of this invention, and FIG. 2 is an explanatory diagram of the operation of FIG. 1. 2.8: Zener diode, 3: transistor, 5: comparator, jQ: c-MO3 circuit, 11: TrL circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 抵抗とツェナーダイオードとを直列にして電源端子と接
地ラインとの間に接続し、前記抵抗と前記ツェナーダイ
オードとの接続点を比較器の入力端の一方に基準電位と
して入力し、前記電源端子と接地ラインとの間に可変抵
抗器を接続して電源電圧を分割して前記比較器の入力端
の他方に導き、前記電源電圧が所定の値にあるとき前記
比較器の入力端の他方に加わる電圧を前記基準電位に等
しく設定腰前記電源電圧が前記所定の値を下まわること
によって前記比較器の出力を反転させてメモリのリード
・アウトを禁止するように構成するとともに、前記電源
電圧が前記所定の値より低い値であってあらかじめ定め
られた値を下まわることによってカットオフするトラン
ジスタを設け、このトランジスタを介して前記電源端子
より前記比較器に電源を供給するように構成したメモリ
の保護回路装置。
A resistor and a Zener diode are connected in series between a power supply terminal and a ground line, and a connection point between the resistor and the Zener diode is input as a reference potential to one of the input terminals of a comparator, and the connection point between the power supply terminal and the ground line is input as a reference potential to one of the input terminals of a comparator. A variable resistor is connected between the ground line and the power supply voltage to be divided and guided to the other input terminal of the comparator, and when the power supply voltage is at a predetermined value, it is applied to the other input terminal of the comparator. The voltage is set equal to the reference potential, and when the power supply voltage falls below the predetermined value, the output of the comparator is inverted to inhibit readout of the memory, and the power supply voltage is set to be equal to the reference potential. Protection of a memory configured to provide a transistor that is cut off when the value is lower than a predetermined value and is lower than a predetermined value, and to supply power to the comparator from the power supply terminal via the transistor. circuit device.
JP11561279U 1979-08-21 1979-08-21 memory protection circuit device Expired JPS6016981Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11561279U JPS6016981Y2 (en) 1979-08-21 1979-08-21 memory protection circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11561279U JPS6016981Y2 (en) 1979-08-21 1979-08-21 memory protection circuit device

Publications (2)

Publication Number Publication Date
JPS5635199U JPS5635199U (en) 1981-04-06
JPS6016981Y2 true JPS6016981Y2 (en) 1985-05-25

Family

ID=29347845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11561279U Expired JPS6016981Y2 (en) 1979-08-21 1979-08-21 memory protection circuit device

Country Status (1)

Country Link
JP (1) JPS6016981Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855791U (en) * 1981-10-13 1983-04-15 株式会社東芝 Lid devices for dehydrators, etc.
JPS59127569U (en) * 1983-02-15 1984-08-28 松下電器産業株式会社 washing machine
JPH0449087U (en) * 1990-09-03 1992-04-24

Also Published As

Publication number Publication date
JPS5635199U (en) 1981-04-06

Similar Documents

Publication Publication Date Title
US4658352A (en) Computer system with a back-up power supply
JPS6016981Y2 (en) memory protection circuit device
JPS54140843A (en) Dynamic memory
KR880011920A (en) Semiconductor integrated circuit with input protection circuit
US4845467A (en) Keyboard having microcomputerized encoder
US3179814A (en) Electrical subassembly
JPH0249040Y2 (en)
JPS61122766A (en) Power supply supervisory circuit for memory backup
KR900000087Y1 (en) Circuit which prevents errors in movement of real time clock and sram
KR880000768Y1 (en) Power circuit
JPS619931U (en) Reset signal generation circuit
JPS59187837U (en) Reset device
SU508783A1 (en) Semiconductor stabilizer with overload protection and short circuits
KR890002549Y1 (en) Preservation circuit of record data
JPS5839419Y2 (en) current reset circuit
JPS5831213Y2 (en) memory backup circuit
JPS60155213U (en) Input stage transistor protection circuit for electronic circuits
JPS5847599Y2 (en) semiconductor storage device
JPS59130300U (en) Semiconductor memory data content protection device
JPS62157955A (en) Memory protecting circuit
JPS5923822U (en) Power outage compensation reset circuit
JPH0261814B2 (en)
JPS5826049B2 (en) Reset signal generation circuit
JPS60167018A (en) Resetting device
JPS5953285U (en) Storage battery remaining capacity meter