JPS60165744A - 半導体整流素子 - Google Patents
半導体整流素子Info
- Publication number
- JPS60165744A JPS60165744A JP59020743A JP2074384A JPS60165744A JP S60165744 A JPS60165744 A JP S60165744A JP 59020743 A JP59020743 A JP 59020743A JP 2074384 A JP2074384 A JP 2074384A JP S60165744 A JPS60165744 A JP S60165744A
- Authority
- JP
- Japan
- Prior art keywords
- iron
- copper
- plate
- ratio
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体整流素子に関し、特に市輛の交流発電
機の整流装置に用いられる。
機の整流装置に用いられる。
従来の半導体整流素子の一例を第1図に示す。
図において、+11はシリコンチップで、御飯で椀型に
形成された電極板+21の開底にはんだl5(3a)に
よって一方の主面でマウントされ、他方の主面ははんだ
層(3b)によってリード線(4)に接続され*極導出
が達成されている。また、土d1シシリコ/チップを保
画するために、シリコーン樹脂のエンキャップ部材(5
)が凹部内に充填され、シリコンチップ(菖)を被梼す
るとともにこれと電極板(2)とリード#(4)とを一
体に封止して外囲H”4を構成している。
形成された電極板+21の開底にはんだl5(3a)に
よって一方の主面でマウントされ、他方の主面ははんだ
層(3b)によってリード線(4)に接続され*極導出
が達成されている。また、土d1シシリコ/チップを保
画するために、シリコーン樹脂のエンキャップ部材(5
)が凹部内に充填され、シリコンチップ(菖)を被梼す
るとともにこれと電極板(2)とリード#(4)とを一
体に封止して外囲H”4を構成している。
上記半導体整流素子の構造において、′fvL極板は電
気伝導性の良し@が使用される。しかし、銅の線膨張率
は16.5X1(1’/℃でシリコンの5X](+’/
て:に比して約3倍と大きいため、チップ全放熱板には
んだ接合するとき、大きな熱応力がチップに印加され破
損の原因となる。特に、近年自動中に電子機器が多く装
備される、Lうになり、整流素子の容量増大が必須とな
っている。これに伴ないシリコンチップも大型化の傾向
にあり、熱衝撃対策が重大な問題となっている。
気伝導性の良し@が使用される。しかし、銅の線膨張率
は16.5X1(1’/℃でシリコンの5X](+’/
て:に比して約3倍と大きいため、チップ全放熱板には
んだ接合するとき、大きな熱応力がチップに印加され破
損の原因となる。特に、近年自動中に電子機器が多く装
備される、Lうになり、整流素子の容量増大が必須とな
っている。これに伴ないシリコンチップも大型化の傾向
にあり、熱衝撃対策が重大な問題となっている。
なお、整流素子の熱衝撃対策として、シリコンチップと
′NL極板との間に夕/ゲステンやモリブデ/等の緩衝
板を挿入することが一般に行なわれているが、これらの
緩衝板は非常に歯側であり岐品価格の低減化に障害とな
る。
′NL極板との間に夕/ゲステンやモリブデ/等の緩衝
板を挿入することが一般に行なわれているが、これらの
緩衝板は非常に歯側であり岐品価格の低減化に障害とな
る。
この発明は従来の問題点に鑑み電極板の材質を改良する
。
。
この発明にかかる半導体整流素子は放熱板に銅クラツド
鉄を用い、その表層の′A層に素子チップ紮マウントし
たことを特徴とする。
鉄を用い、その表層の′A層に素子チップ紮マウントし
たことを特徴とする。
次にこの発明の1実楕例全図面を参照して詳、@11に
説明する。
説明する。
第2図に示すようKW、極板(11)は両面に鋼をクラ
ッドした鉄板でなり、芯材の鉄条(l1g)はその両主
面の表)−が銅#11(Ilb)である。
ッドした鉄板でなり、芯材の鉄条(l1g)はその両主
面の表)−が銅#11(Ilb)である。
ここで、クラツド材の銅と鉄の比率は重要であり、当然
に鉄の占める割合が多いと熱応力は小になるが、放熱は
悪くなる。逆に鋼の占める割合が多いと放熱は良いが、
熱応力は大になる。この発明の目的からすれば、熱衝撃
による7リコンチツプ破損の防止を計るために鉄の割合
を大にしている。そして、放熱が悪く熱抵抗が大になる
が、機械的強度は大であるから対策として板厚で調整し
、従来の1 all ’i) 0.4111として放熱
についてもU好に達成できた。次に第3図に’*極板叩
)の鉄条(Ila)と@層(Hh)との割合全例示する
。板厚4()0μn1に対し、両主面の表層6()μm
ずつが銅層であるクラツド板である。
に鉄の占める割合が多いと熱応力は小になるが、放熱は
悪くなる。逆に鋼の占める割合が多いと放熱は良いが、
熱応力は大になる。この発明の目的からすれば、熱衝撃
による7リコンチツプ破損の防止を計るために鉄の割合
を大にしている。そして、放熱が悪く熱抵抗が大になる
が、機械的強度は大であるから対策として板厚で調整し
、従来の1 all ’i) 0.4111として放熱
についてもU好に達成できた。次に第3図に’*極板叩
)の鉄条(Ila)と@層(Hh)との割合全例示する
。板厚4()0μn1に対し、両主面の表層6()μm
ずつが銅層であるクラツド板である。
上記実施例のクラッドの各1iiI FFの六め方分説
1明する。
1明する。
まず、熱膨張率は面方向と、板厚方向とで若干異なり次
のように表わされる。
のように表わされる。
α(面方向)=12.7X10−γ℃
α(板厚方向)=13.1 X 1 n −” /℃熱
伝導率λは λ(面方向) ”” 179.4W/m−τ〕λ(板厚
方向) ” 109.6W/m ・℃計算式および材料
定数は下記を用いた。
伝導率λは λ(面方向) ”” 179.4W/m−τ〕λ(板厚
方向) ” 109.6W/m ・℃計算式および材料
定数は下記を用いた。
)式 Ml hi
i;1
(ここでhildi査目の1−厚の全厚さに対する比率
を表わす) α(板厚方向)=、Σαi hI Iヰ1 λ(面方向)=曇 λIhI Iセ1 〔発明の効果〕 この発明には次にあげる効果がある。
を表わす) α(板厚方向)=、Σαi hI Iヰ1 λ(面方向)=曇 λIhI Iセ1 〔発明の効果〕 この発明には次にあげる効果がある。
まず、熱衝撃試験eよ例えば常温から280℃σ)熱板
に急激に接触させて特性を確認するもので、発生した不
良率で比較すると従来の0,50%が0.01 ’1に
顕著な向上をみた。また、上Hlシを第4図に示すよう
に試料を熱板(13−を二に置いて加熱を施し、加熱時
に発生する応力全歪ゲージ(+31を用いて実測した結
果、従来の9.29羅/adが5.88#/−にほぼ半
減していることが確認さ!15だ。
に急激に接触させて特性を確認するもので、発生した不
良率で比較すると従来の0,50%が0.01 ’1に
顕著な向上をみた。また、上Hlシを第4図に示すよう
に試料を熱板(13−を二に置いて加熱を施し、加熱時
に発生する応力全歪ゲージ(+31を用いて実測した結
果、従来の9.29羅/adが5.88#/−にほぼ半
減していることが確認さ!15だ。
次に、耐熱疲労性は電#1.&の材料を線膨張率の小さ
いクランド材にすることによって熱疲労試験の際にはん
だに印加される歪が小さくなっていることで確認された
。熱疲労試験の結果を次に目己す。
いクランド材にすることによって熱疲労試験の際にはん
だに印加される歪が小さくなっていることで確認された
。熱疲労試験の結果を次に目己す。
1i141図は半導体整流素子の断面図、第2図はこの
発明の1実施例の半導体整流素子における放熱板の断面
図、@3図は第2図の一部を示しその寸法を説明する断
面図、第4図は耐熱衝撃性を歪ゲージによって試験する
状態を示す断面図である。 1 シリコンチップ 3a、3b はんだ層 4 リード線 5 エンキャップ部材 11 電極板 11a 電極板の鉄条f〜(− 11b 電極板の銅層 代理人 弁理士 井 上 −男 (7) 第 1 図 第 2 図 第 3 図
発明の1実施例の半導体整流素子における放熱板の断面
図、@3図は第2図の一部を示しその寸法を説明する断
面図、第4図は耐熱衝撃性を歪ゲージによって試験する
状態を示す断面図である。 1 シリコンチップ 3a、3b はんだ層 4 リード線 5 エンキャップ部材 11 電極板 11a 電極板の鉄条f〜(− 11b 電極板の銅層 代理人 弁理士 井 上 −男 (7) 第 1 図 第 2 図 第 3 図
Claims (1)
- 半導体素子がマウントされた放熱板が銅クラツド鉄でな
る半導体整流素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59020743A JPS60165744A (ja) | 1984-02-09 | 1984-02-09 | 半導体整流素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59020743A JPS60165744A (ja) | 1984-02-09 | 1984-02-09 | 半導体整流素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60165744A true JPS60165744A (ja) | 1985-08-28 |
Family
ID=12035669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59020743A Pending JPS60165744A (ja) | 1984-02-09 | 1984-02-09 | 半導体整流素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60165744A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115796A (ja) * | 1985-11-14 | 1987-05-27 | Sharp Corp | 光半導体用ヒ−トシンクの電極構造 |
US5939214A (en) * | 1989-05-31 | 1999-08-17 | Advanced Technology Interconnect, Incorporated | Thermal performance package for integrated circuit chip |
JP2014199890A (ja) * | 2013-03-29 | 2014-10-23 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1984
- 1984-02-09 JP JP59020743A patent/JPS60165744A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115796A (ja) * | 1985-11-14 | 1987-05-27 | Sharp Corp | 光半導体用ヒ−トシンクの電極構造 |
US5939214A (en) * | 1989-05-31 | 1999-08-17 | Advanced Technology Interconnect, Incorporated | Thermal performance package for integrated circuit chip |
JP2014199890A (ja) * | 2013-03-29 | 2014-10-23 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60126853A (ja) | 半導体デバイス冷却装置 | |
JPS629649A (ja) | 半導体用パツケ−ジ | |
US20170154835A1 (en) | Electronic module and method of manufacturing the same | |
JP7405806B2 (ja) | パワーモジュール | |
JPS6132819B2 (ja) | ||
JP7233604B2 (ja) | 半導体装置およびその製造方法 | |
JP2019067801A (ja) | 放熱部品付きパワーモジュール | |
US4057825A (en) | Semiconductor device with composite metal heat-radiating plate onto which semiconductor element is soldered | |
JPS60165744A (ja) | 半導体整流素子 | |
JP2002289750A (ja) | マルチチップモジュールおよびその放熱構造 | |
US7692299B2 (en) | Semiconductor apparatus having improved thermal fatigue life | |
Zhang et al. | Influence of the uneven temperature distribution on the electrode warpage of PP IGBTs | |
JP7127641B2 (ja) | 半導体装置 | |
JP3250635B2 (ja) | 半導体装置 | |
JP4555187B2 (ja) | パワーモジュールおよびその製造方法 | |
JPH0677347A (ja) | 基 板 | |
JPH0714029B2 (ja) | 電力用半導体素子 | |
CN109755198A (zh) | 半导体装置 | |
JPS63252457A (ja) | 半導体整流素子 | |
KR102600398B1 (ko) | 단일칩으로 집적된 열전도 가스감지소자 | |
CN216928561U (zh) | 一种功率半导体器件封装结构 | |
JP2012169310A (ja) | 半導体装置 | |
JPH10125831A (ja) | ヒートシンク放熱フィン | |
JPS61265849A (ja) | 電力半導体装置 | |
JPS63224242A (ja) | 熱伝達装置 |