JPS6015906B2

JPS6015906B2 - 電子時計

Info

Publication number: JPS6015906B2
Application number: JP50071757A
Authority: JP
Inventors: 征雄児玉
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1975-06-13
Filing date: 1975-06-13
Publication date: 1985-04-22
Also published as: JPS51147362A

Description

【発明の詳細な説明】本発明は電子時計に関し、特に電子時計の「秒」「分」
「時」等の表示制御方式に関するものである。

「年」「月」「日」「曜日」「時」「分」「秒」等の各
ブロックを表示する多機能化された電子時計においては
、すべてのこれ等ブロックを同時に表示することはなく
、普通５．９行または３．母行の表示素子上に適当な表
示の配列により時計の機能を果している。

さらに機械式時計と異ってすべて電子的自動修正により
月末の処理、閏年の処理は容易であることは、周知の事
実である。しかしながらたとえ電子時計と言えども、電
池電源の交換時点には手動により、前記例えば７個のブ
ロックを修正しなくてはならない。そこで問題となるこ
とは、この７個のブロックを如何に容易に手早くしかも
正確に正しい時刻に合せられるかということである。従
来の方法によるとこれら７個の表示ブロックを手動修正
するには、７個のスイッチを必要とした。本発明の目的
は２個のスイッチにより極めて容易に、手早くしかも精
度高く手動調整できる表示制御方式を提供するものであ
る。

通常の電子時計において、もっとも周知の短いのは、「
秒」のブロックである。

すなわち周期の短い「秒」のブロックを如何に取扱い易
く手早くかつ精度高く正しい秒時間に合せるかというこ
とである。そこで本発明の表示制御方式では、「秒」、
「分」、「時」、「曜日↓「日」、「月」、「年」等の
各ブロックの計数遠送りの読み出しの順序を各ブロック
の周期の短い方から行う。すなわちこれ等７個のブロッ
クの例では、「秒」「分」「時」「曜日」「日」「月」
「年」の順に従って読み出し、しかる後に各ブロックを
計数調整する際、周期の短いブロックから周期の長いブ
ロックへの桁上げはないようにして、各ブロック内でも
っとも周期の短い「秒」または「分」の各ブロックさえ
正しい秒時間または分時間にセットしてしまえばこれら
より、周期の長い「時」さらに「曜日」「日」「月」「
年」に至っては、ゆっくりと各ブロックの計数調整を行
いうるものである。具体的には、例えば第１のスイッチ
が通常の状態から最初に周期の短い「分」のみ、または
「分」「秒」を同時に読出したとき、別の第２のスイッ
チの投入により、「秒」用６Ｇ隻カウンタをリセットし
、０の荻こホールドした上、「分」用６０進カウンタの
計数をＩＨ２またはＩＨＺより早い所定の計数調整用周
波数により計数遠送りする。

「分」用６Ｇ隻カウンタの所定計数調整の終了と同時に
第２のスイッチを「オフ」にすることにより液晶駆動周
波数（現在の電子時計は３２ＨＺを使用している。）を
入力周波数とするフリツプフロツプから「秒」用６０進
カウンタまでリセットホールドしさらにかつ前記「分」
の所定計数状態をホールドされる。時報電話などにより
時報と共に第１のスイッチの投入により前記「分」を議
出したまま、正時間にセットできる。こ）で液晶駆動周
波数をｆＨＺとするとこの場合の時刻修正の精度は１／
ｆ秒（前記の例では１／３２ＨＺ秒）となる。この時も
し秒のブロックにおいてコンマ数秒の狂いが手動のミス
により生じていることが分った場合、直ちに再び第２の
スイッチを投入すると前記同様、「秒」用６伍隻カウン
タをリセットし、かつ「分」用６Ｇ隻カウンタの計数を
所定の計数調整用周波数により計数速送りできる。「分
」用６Ｇ隻カウンタの所定計数調整の終了と共に第２の
スイッチを「オフ」することにより液晶駆動周波数を入
力周波数とするフリップフロップから「秒」用６Ｇ隻カ
ウンタまでリセットしかつホールドし、かつ前記「分」
の所定計数状態をホールドする。

再び時報電話などにより時報と共に第１のスイッチの投
入により１／〆秒の精度で正時間にセットされる。

その後ゆっくりと「時」「曜日」「日」「月」「年」の
順に時報に関係なく現時間およびカレンダに修正すれば
よいから極めて操作は簡単でかつ精度高くセットできる
。前記の如く‘１洛表示ブロックの所定計数調整の論出
しの順序を各表示ブロックの周期の短い順に議出しかつ
‘２１周期のもっとも短い「秒」または「分」をとらえ
て、「分」または「秒」「分」を計数調整の最初の議出
しにして前記「分」または「秒」「分」の議出し状態で
２度の修正操作が同一修正方法で極めて手早く容易に精
度高く時間合せできることをこの発明の最大の特長とす
る。

本発明の理解を容易にするため第１図のブロックダイヤ
グラムを一例として説明する。電源投入時、フリツプフ
ロツプ６とＤ型フリツプフロツプ２は自動的にクリアさ
れ、フリツプフロップ２１〜２５の各出力Ｑ１，Ｑ２，
Ｑ３，Ｑ４，Ｑ５がそれぞれ（０、０、０、０、０）で
あるとする。この時のＤ型フリップフロップ２の各フリ
ップフロップ２１〜２５の出力状態を表わすゲートを３
１とする。このゲート３１の入力をＱ１，Ｑ５としてそ
の論理積を用いることにより、状態（０、０、０、０、
０）を検出する。こ）でスイッチＫＩを投入すると電源
の高レベルがフリップフロッブ２１〜２５のクロック入
力へ印加される。各フ０リップフロツプは入力パルスが
低レベルから高レベルに変化するときに動作するのでス
イッチＫＩを閉じた瞬間、フリツプフ。ツプ２５の出力
Ｑ５をィンバータ３にて反転されて、フリツプフロツプ
２１のＤ入力に挿入されているためフリツプフタロツプ
２１〜２５の出力Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５は、そ
れぞれ（１、０、０、０、０）となり、この時のＯ型フ
リップフロップ２の各フリップフロップ２１〜２５の出
力状態を表わすゲートを３２とする。このゲート３２の
入力をＱ１，ＯＱ２としてその論理積により状態（１、
０、０、０、０）を検出する。以下、スイッチＫＩのオ
ン・オフの繰返えし‘こよりフリツプフロツプ２１〜２
５の出力状態が表１の状態３、４、６〜１０と順次変化
する。

これ等ク各状態３、４、６〜１０を表わすゲートをそれ
ぞれ３３，３４１，３５〜３９として用いる。これ等ゲ
ートの各２入力はゲート３３がＱ２，Ｑ３、３４１がＱ
３，Ｑ４・３５がＱ・，Ｑ５・３６がＱ・，Ｑ２・３７
がＱ２，Ｑ３・３８がＱ３，Ｑ０４、３９がＱ４，Ｑ
５とされ、各論理積を用い各状態を検出することになる
。そして表１に示す如く、ゲート３１，３２，３３の出
力により表示ブロックがそれぞれ「時・分・秒」、「時
・分・日・曜日」、「年・月・日・曜日」となり、議出
し表示される如くなされている。各ブロックの計数調整
のための読出しの方法は例えばゲート３７の出力が高レ
ベルのとき「日」を指定しているが、「日」以外は消灯
し「日」のみを表示する方法や、ゲート３２の高レベル
出力時の通常の表示を例にすれば時、分、日、曜日の表
示のうち「日」のみを計数調整用波数より早い周波数で
点滅することによる議出しの方法や計数調整しようとす
るブロック「日」を左又は右の一番端に、もっていく方
法などが考えられる。

Ｚいま、第１図のスイッチＫＩのオン、オフを繰返
していく。ゲート３４１の出力が、高レベルになったと
き、すなわち状態４のとき分・（秒）を表示読出す如く
すれば、この時第１図のＫ２をオンすれば、電源より高
いレベルがゲート４の一方Ｚの入力に達する。ゲート４
のもう一方の入力は、フリツプフロツプ６の出力Ｑ６が
挿入されており、前記電源投入時クリアされているから
Ｑ６は高レベルのためフリツプフロツプ６はトリガされ
、その出力Ｑ６，Ｑ６はそれぞれ（０、１）か２ら（１
、０）に反転し「秒」用６Ｇ隼カウンタ８をＱ６の出力
によってリセットしホールドする。かつ、スイッチＫ２
の接点信号は、ゲート１０の入力の他端を高レベルにす
るため、計数調整用信号たとえば２日２がゲート１１
を通って「分」用６Ｇ隻２カウンタ９の計数を速送り調
整する。所定の計数を終えスイッチＫ２をオフする。ス
イッチＫ２をオフにするとゲート１２の一方の入力はＱ
６の出力高レベルがはいっていて、一方オフにしたスイ
ッチＫ２の低レベル信号がィンバータ１３により３反転
した高レベルがゲート１２の他方の入力に達するので液
晶駆動周波数ナを入力周波数とするフリツプフロツプか
らＩＨ２を出力とするフリツプフロツプまでのフリツプ
フロツプ７をリセットしホールドする。次に時報と共に
第１図のスイッチＫ３１をオンすればゲート１４に入力
されているフリップフロップ６の出力Ｑ６は前述の如く
高レベルとなっているからスイッチＫＩの接点信号の高
レベルは１４を通ってゲート５に達する。従ってフリッ
プフロツプ６の出力Ｑ６，Ｑ６は再び反転し（１、０）
から（０、１）となりカウンタ７及びカウンタ８をホー
ルド解除し正しい時刻に１／〆秒の精度でセットされる
。このときＤ型フリップフロップ２の各出力状態は（１
、１、１、１、０）すなわち、表１の状態５にあるので
分の謙出しのままにしておく。換言すれば前記、スイッ
チＫＩにより時報にセットする寸前までゲート１５の入
力にフリツプフロツプ６の出力Ｑ６の低レベル信号が挿
入されているのでゲート１５は閉じており、よってスイ
ッチＫ２をオンしないときは、表１の状態４から、状態
５を飛ばして、状態６になるよう構成されているゲート
１５を閉じるのでスイッチＫＩを閉じると同時に状態５
となる。すなわち前記分の議出しの状態にある。この時
点で手動のミスにより秒のブロックにおいてコンマ数秒
の狂いがあることを確認した場合は、再び第１図のスイ
ッチＫ２をオンする。Ｄ型フリツプフロップ２は表１の
状態５にあり、この状態の検出をＱ４，Ｑ５を入力とす
るゲート３４２により行わせれば、ゲート３４２の出力
は高レベルにあり従ってゲート３４の出力は、高レベル
にある。故にゲート４が開きゲート５を通じてフリツフ
。フロツプ６をトリガしフリツプフロツプ６の出力Ｑ６
，Ｑ６は、（０、１）から再び（１、０）となる。前述
と同様「秒」用６坊隼カウンタ８をリセットしホールド
される。さらにスイッチＫ２の薮点信号はゲート１０の
他方の入力を高レベルにするため計数調整用信号たとえ
ば２日２がゲート１１を通って「分」用６Ｇ隻カウンタ
９の計数を遠送り調整する。所定の計数を終えスイッチ
Ｋ２をオフする。スイッチＫ２をオフと同時にゲート１
２の一方の入力は、フリツプフロツプ６の出力Ｑ６の高
レベルが入っているのでオフしたスイッチＫ２の低レベ
ル信号がィンバータ１３により反転した高レベルがゲー
ト１２の他方の入力に達するので液晶駆動周波数〆を入
力周波数とするフリップフロップからＩＨＺを出力とす
るフリツプフロツプまでのフリツプフロツプ７をリセッ
トしホールドする。次に時報と共に第１回のスイッチＫ
Ｉをオンすると前述の如く今度はゲート１４を通ってフ
リップフロツプ６をトリガしフリツプフロツプ６の出力
Ｑ６，Ｑ６は再び反転し（１、０）から（０、１）の通
常状態となりカゥン夕７及びカゥンタ８をホールド解除
し正しい時刻に１／ナ秒の精度でセットされる。このと
きのＯ型フリツプフロツプ２は表１の状態６となり「時
」を読み出す状態となっている。ここでスイッチＫＩに
よる最初の時刻合せがうまく行えたときは、再びスイッ
チＫＩをオンすれば前記の如くＤ型フリップフロッブ２
は状態６となり「時」を読み出す状態となる。「分」と
「秒」がぴったり合ったのであるから、時報のあと時刻
の経過を気にせず、ゆっくりとスイッチＫ２を操作して
「時」をセットする。次にスイッチＫＩにより状態７を
読出しスイッチＫ２を操作して「曜日」をセットしさら
に、スイッチＫＩにより状態８を講出しスイッチＫ２を
操作して「日」をセットし、またスイッチＫＩを使って
状態９を謙出しスイッチＫ２を操作して「月」をセット
しさらにスイッチＫＩにより状態１０を読出しスイッチ
Ｋ２を操作して「年」をセットし終了す＊＊る。さらに
スイッチＫＩをオンすれば通常表示である状態１になり
「時」「分」「秒」を表示する。ここで第１図のカウン
タ７、カウンタ８、カウンタ９はカウンタを例として説
明したがシフトレジスタにして行えることは、もちろん
である。かくの如く、周期の短い順序に従って所定計数
調整のブロックを議し出しかつ周期のもっとも短い「秒
」「分」を最初に読み出し「秒」「分」の読み出しの状
態のまま、２度の計数調整の操作が全く同一方法で極め
て手早く容易にしかも精度高く時間合せできることを本
発明の特長とする。表１

【図面の簡単な説明】

第１図は本発明の一例であるブロックダイヤグラムを示
す。２……５個のＤ型フリップフロツプ、３，１３……イン
バータ、４，１０，１２，３１〜３３，３４１，３４２
，３５〜３９・・・…２入力アンドゲート、１４，１５
……３入力アンドゲート、５，１１，３４・・・・・・
２入力オアゲート、６…・・・２分周器、７，８，９…
…カウンタ、２１，２２，２３，２４，２５……○型フ
リップフロツプ。

Claims

【特許請求の範囲】

１秒カウンタ部と、分カウンタ部と、前記秒カウンタ
部へ１秒信号を出力する秒信号作成回路と、第１のスイ
ツチ手段と、前記分カウンタ部の内容を修正するために
修正開始信号および修正終了信号を発生する第２のスイ
ツチ手段とを少くとも有する電子時計において、前記修
正開始信号に応答してリセツト信号を発生するリセツト
信号発生手段を含み該リセツト信号を用いて前記秒カウ
ンタ部をリセツトする第１のリセツト回路と、前記修正
終了信号と前記リセツト信号との両方に応答して前記秒
信号作成回路をリセツトする第２のリセツト回路と、前
記第１のスイツチ手段に応答して前記リセツト信号発生
手段に作用して前記リセツト信号の発生を停止させ、こ
れによつて前記秒カウンタ部および前記秒信号作成回路
のリセツト状態を解除してこれらの動作を開始させるリ
セツト解除回路とが設けられていることを特徴とする電
子時計。