JPS60157197A - Ｘ線発生器インバ−タ用のシユ−トスル−保護 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は大略Ｘ線パワー発生方式に関するものであって
、更に詳細には、Ｘ線発生器方式用のインバータドライ
バ方式に関するものである。

尚、本願は、本願出願人の本願の対応の米国特許出願と
同時に出願された次の米国特許出願と関連している。即
ち、米国特許出願：番号（１５−ＸＺ−２４９９）　、
名称「Ｘ線発生器インバータ用の二次ブレークダウン保
護回路」　；番号（１，５−ＸＺ−２５００）　、名称
「Ｘ線発生器用のインバータ可変無駄時間」　；番号（
１５−ＸＺ−２４５４）　、名称「Ｘ線発生器用のイン
バータドライバＪ等である。

一次側高電圧変圧器へ交流を供給する為にＸ線発生器回
路内にインバータを使用することは公知である。然し乍
ら、主にその制御が比較的困難であるという事実によっ
て、この為にトランジスタは通常使用されていない。寧
ろ、これらの適用においてスイッチング装置として使用
されているのはサイリスタであった。サイリスタは通常
堅牢であり且つ比較的制御が容易であると考えられてい
るが、サイリスタは強制転流回路の使用を必要とすると
いう本質的な欠点を有している。従って、その場合に、
エキストラな部品を必要とするばかりか、該付加された
回路はシステムの最大操作周波数を制限し且つ実質的に
回路損失を増加させる傾向となる。

インバータにおいてスイッチング装置としてトランジス
タを使用することは多くの適用例において通常なされて
いる。この様な１適用例は輸送の分野においてであり、
その場合高いパワーを中間の電圧レベルで制御すること
が必要である。然し乍ら、Ｘ線発生器の分野においては
、高電圧を取り扱うことが必要であるばかりか、出力波
形に省けるリプルを最小とさせる為に高周波数で操作す
ることが望まれ、インバータにおいてスイッチング装置
としてトランジスタは未だ使用されていない。その理由
の一つは、トランジスタは通常サイリスク等の他のスイ
ッチング装置程堅牢ではないからである。この様な適用
例においてトランジスタを使用しない別の理由は、最近
迄、所要の電圧及び電流レベル（例えば、６００ボルト
、３００Ａ）で信頼性も持って動作することの可能なト
ランジスタはあったとしても極めて希であったからであ
る。最後に、通常理解されていることは、トランジスタ
を使用することは他のスイッチング装置の場合には存在
しない独特で困難な制御問題を提起することとなる。

従来のＸ線発生器方式しこおいては、Ｘ線管へのパワー
レベルは、その−次側巻線を、例えばサイリスタ等の静
的接触器によって選択的に閉じられる可変人力／出力変
圧器によって変化される。この様な方式は前掲の米国特
許出願番号（１５−ＸＺ−２４４８）に記載した如き種
々の欠点を有している。トランジスタインバータの出力
を制御する為にパルス幅変調を使用する概念は成る適用
例に対して使用されているが、今までＸ線発生器の分野
において使用されることは無かった。その部分的な理由
としては、トランジスタには前述した如き本質的な欠点
があるからである。更に、トランジスタインバータをＸ
線発生器に適用する場合には、別の特定的な問題が発生
する。

Ｘ線発生器の場合、比較的に高い出力電圧を非常に正確
に制御し、且つリプルが最小であることが望ましい。更
に、再現性があり短い露光時間を保証する為に、システ
ムは上昇時間に関して高速の応答性を有するべきである
。一層高い周波数で動作することによってこれらの特性
を向上させることが可能であるということが認識されて
いる。

然し乍ら、この様な高周波数動作は入手し得る部品の性
能能力にによって制限される。例えば、トランジスタイ
ンバータにおいては、その問題の一つとして、トランジ
スタスイッチングに関する無駄時間を最小とすることが
有り、その４才はトランジスタ自身の動作特性に依存す
るものであって。

即ちトランジスタの蓄積時間及び下降時間と関連する。

５００Ａの電流を取り扱い且つコレクタ・エミッタ開放
電圧特性が１００ＯＶである市販されているトランジス
タは、製造業者によって異なる蓄積時間及び下降時間を
持っており、それは６−３５マイクロ秒（典型的には２
０マイクロ秒）の範囲にある。

出力フィルタを最小としく応答性を改善）且つ高圧変圧
器の寸法を最小とする為には、比較的高い周波数、即ち
５−１５ｋＨｚの範囲で動作させることが望ましい。こ
れらの高い周波数においては、長いか又は通常のトラン
ジスタ蓄積時間は制御問題に重大な影響を与えることが
ある。例えば、１０　ｋ　ｌ−１ｚにおいて、全インバ
ータ期間は１００マイクロ秒であるに過ぎず且つ半期間
は５０マイクロ秒である。従って、典型的に２０マイク
ロ秒の範囲である制御されていない蓄積時間は非常に問
題であり、出力電圧波形に非常に重要な歪を発生させる
。

インバータに使用されるトランジスタの別の制限事項は
過剰電流に対する本質的な感度である。

通常臨界的な電流制限を持ったインバータ内における電
流の流れを制御することが望ましいので、殆どのインバ
ータシステムには何等かの種類の電流制限保護が設けら
れている。然し乍ら、この様な保護回路は成る種の制限
を持っている。例えば、電流制限回路がその動作を完了
するのに要する時間が過剰となることがあり、その場合
に出力トランジスタに二次ブレークダウンを起こさせる
ことがある。何故ならば、第１に、出力回路における過
剰電流を検知することが必要だからである。２番目に、
ノイズを最小とする為に、通常信号を積分することが必
要である。最後に、それを基準の値と比較せねばならず
、それがスレッシュホールドを越えると、それはトラン
ジスタコントローラによってシステムを停止させる為に
印加されねばならない。

方形波インバータに関して発生する別の問題は特にパル
ス幅変調システムに関連したものである。

パルス幅変調させたトランジスタがターンオフすると、
その直列接続されたトランジスタは、それと関連したフ
ライホイールダイオードが導通状態にある期間中逆バイ
アスされる。この期間中にパルス幅変調されたトランジ
スタがターンオンされると、大きな電流スパイクが発生
して装置を損傷することがある。

もっと重大な結果がインバータにおいてシュートスルー
（ｓｈｏｏｔ−ｔｈｒｕ）として知られている現象から
発生することがある。この現象は、インバータにおいて
一対の直列接続されてるトランジスタ間が短絡されるこ
とである。このことは、直列接続されている両方のトラ
ンジスタが同時にターンオンされる場合に発生し、それ
は制御上の故障やシステムに導入されることのあるノイ
ズによって発生することがある。

信頼性のある出力を提供する為に、インバータ方式は供
給源及び負荷内に発生する本質的な変動を吸収せねばな
らない。更に、例えばアーク等の成る種の一時的な予定
外の条件があり、それは高電圧側で発生することがあり
、それが制御されない場合には、インバータ又はその他
の部品を損傷することがある。更に、何れの制御回路に
おいても、低電圧制御回路内において誤動作故障の可能
性があり、それを検知し且つ適当に処理しないと、制御
回路内又は本システムの出力端において好ましからざる
結果を発生することがある。従って、従来のシステム乃
至方式へ付加することの可能な何れかの制御又は性能向
上に関する特徴を設けた場合には、これらの向上を享受
する為に関連するモニタ及び調整上の特徴を設けねばな
らない。

本発明は以上の点に鑑みなされたものであって、上述し
た如き従来技術の欠点を解消すると共に、改良したイン
バータ及び関連したドライバシステムを具備したＸ線発
生器方式を提供することを目的とする。本発明の別の目
的とするところは、構成要素に対して著しい損傷を与え
る危険性が無く本方式の改良した出力特性を得る為に設
けられているスイッチング装置の動作を信頼性を持って
制御する為のＸ線発生器インバータを提町することであ
る。

本発明の１側面によれば、方形波インバータが完全にブ
リッジ回路の形態に配列させた複数個のトランジスタを
使用しており、その対角線によって高電圧変圧器のコイ
ルを介して交互に電流を流させる。パワー出力レベルは
トランジスタの一部のパルス幅変調によって制御される
。インバータコントローラが所望の出力を表す信号に応
答してインバータをドライブすべく動作する。トランジ
スタドライバ機構の一部として、正及び負の電圧源が設
けられており、それらの電圧源が論理制御信号によって
選択的に印加されて該インバータの１−ランジスタを夫
々ターンオン及びターンオフさせる。これらトランジス
タの迅速なターンオン動作を確保する為にターンオン回
路内に位相進み回路が設けられている。最適化された特
性を具備した適宜のプルダウン回路が、該トランジスタ
を迅速にターンオフさせてその蓄積時間及び下降時間を
最小とさせる為に設けられている。

可変負荷状態に対処する為に、ターンオン回路内のトラ
ンジスタからの必要でないベース電流を出力トランジス
タのコレクタへ選択的に転換させることが行なわれる。

この様に、出力トランジスタは過負荷状態を処理する為
の充分なドライブを持っており、同時に非常に軽い負荷
の期間中は小さな蓄積時間条件に適合することが可能で
ある。

インバータ内の過剰な電流に対する保護として、出力ト
ランジスタの各々のコレクタ上の電圧レベルを検知する
安全回路が設けられており、該電圧レベルが所定のスレ
ッシュホールドレベルを越えると、ターンオフ機構が動
作され、且つ本装置が二次ブレークダウン限界に到達す
る前にターンオン機構が禁止される。

別の保護回路が設けられており、対応するフライホイー
ルダイオードが未だ導通状態である時にパルス幅変調さ
れてないトランジスタをターンオンされて非制御態様で
逆導通から順導通へ遷移し、それによって二次ブレーク
ダウン条件からのトランジスタの損傷を招来する状態が
発生することを回避している。関連するフライホイール
ダイ４−ドが導通状態であることを検知し且つその期間
中はパルス幅変調されないトランジスタがターンオンす
ることを防止する回路が設けられている。インバータ内
のシュートスルー状態を回避する為に更に別の保護回路
が設けられている。１つのトランジスタのコレクタ上の
電圧レベルが検知され、且つ代表的な光学的信号が発生
されて何時そのトランジスタがターンオンしたかの表示
を制御システムへ供給する。次いで、その期間中に直列
接続されたトランジスタがターンオンすることを禁止す
る様に構成されている。

以下、添付の図面を参考に本発明の具体的な実施の態様
に付いて詳細に説明する。

本発明を使用したパルス幅変調（ｐｗＭ）インバータ方
式（システム）を第１図に示してあり、本方式はＡ、Ｃ
，電源１１を有しており、該電源は図示した如く３相電
源とすることも可能であるが単相又は２相電源とするこ
とも可能である。本方式は又整流器１２を有すると共に
インダクタンス１４と容量１６とからなるフィルタ１３
を有しており、これらは全て従来公知である。Ａ、Ｃ，
主入力が整流されると共にフィルタされて配線１７上に
平滑で一定のり、Ｃ，レールを供給し、それは更にトラ
ンジスタインバータ１８へ印加される。インバータ１８
は、トランジスタＴ１乃至Ｔ４と高電圧変圧器１９とを
有しており、ＰＷＭモードで動作されて選択的に所望の
高電圧出力値を供給し、それは高電圧側で整流器２１に
よって整流され且つフィルタ２２で平滑化されてＸ線管
２０へ印加するのに必要な可変り、Ｃ，出力が得られる
。

パワートランジスタインバータ１８は第２図に示した制
御マイクロプロセサコントローラによって制御されるが
、該コントローラは、第１図に大略２３で示した４つの
同一のドライバによって単相ブリッジインバータ１８の
パワートランジスタＴ、乃至Ｔ４の動作を直接的に制御
すると共に命令を与える。このマイクロプロセサコント
ローラ自身は３００ワツトスイツチモード電源２４と、
パワートランジスタＴ□乃至Ｔ４をスイッチオン及びオ
フし且つ動作させると共に保護する電子ドライバ・保護
回路と、中央マイクロプロセサ２６とモジュール形態で
インターフェースする入出力光学的分離システムとを有
しており、該中央マイクロプロセサ２６はパワートラン
ジスタ１８を具備するシステム全体を制御する。

スイッチモード電源（ＳＭＰＳ）　２４へは超分離変圧
器２７を介して主電源から信号が供給され、超分離変圧
器２７は主電源から来る又ＳＭＰＳ　２４自身への擾乱
に対して共通及び縦モードにおいて高い減衰を提供して
いる。超分離変圧器２７の出力は整流器２８によって整
流されてスイッチモード電源２４への主パワー人力であ
るり、Ｃ，リンク２９を発生し、該リンク２９は閉ルー
プ電圧フィードバック操作で変調されて図示した２つの
レール＋Ｖｅと−Ｖｅとを発生する。＋Ｖｅレールは安
定化させたり、Ｃ，レールであり、それはパワートラン
ジスタをターンオンさせるのに必要な電力を供給し、一
方−Ｖｅレールは安定化されていないり、Ｃ，レールで
あって数マイクロ秒でトランジスタをターンオフさせる
為に必要なプルダウン電流を発生させる。スイッチモー
ド電源２４の一部として、電圧レベルモニタ３１−があ
り、それは＋Ｖｅ及び−Ｖｅレールの両方に関して適切
な電圧レベルを確保し、従ってスイッチモード電源２４
が故障すると、電圧レベルモニタ３１は直ぐに、光学的
に分離されたオプチカルファイバ配線３２を介して、コ
マンドステータス信号を中央コントローラマイクロプロ
セサ２６へ送り本システムを停止させる。

中央マイクロプロセサのブロック２６の一部として更に
高電圧フィードバック・検知回路が示されており、それ
は中央マイクロプロセサと共に動作するが、実際は別の
回路であって、止揚した米国特許出願番号（１５−ＸＺ
−２４４８）に更に詳細に開示されている。中央マイク
ロプロセサ２６への又そこからの通信は光学的に分離さ
れたオプチカルファイバ、即ち配線３４及び３６、にょ
って夫々なされてノイズによって影響されることが無い
ことを一層高度に確保すると共に発生された一連のパル
スのエツジにおけるリンギングを防止している。

スイッチモード電源２４での所要のパワーレベルは約３
００ワツトであり、トランジスタドライバコントローラ
が一般的な態様で動作して、適切に動作する為に充分な
順方向駆動及びプルダウン能力を持って１，２又は３個
のパワートランジスタの制御を並列的にすることが可能
であることを確保している。この様な構成においては、
トランジスタコントローラは、トランジスタインバータ
１８によって必要とされる電力量に依存して、種々の並
列的組み合わせを使用することによってパワートランジ
スタ段を典型的に最大１．．０００又は１，５００Ａ迄
ドライブすることが可能である。リニアな電圧レギュレ
ータを使用する場合にはこの様な量の電力に対しては非
常に複雑な構成となることがあるので、大型のパワー出
力段を駆動する為に必要とされる３００ワツトを供給す
るのにスイッチモード電源が選択された。更に、電源２
４とトランジスタコントローラとの組合せは幾つかの好
ましい特徴と共に構成されており、それらの特徴として
は、過負荷能力が大きいことと、インバータ出力段が迅
速にターンオン及びターンオフされることを確保する為
に回復期間が約４００マイクロ秒であること等がある。

スイッチモード電′源及びコントローラは短絡回路の発
生を防止する様に構成されており、パワー損失を発生す
る何等かの構成部品の故障は直ぐに検知され且つオプチ
カルファイバを介してその情報が伝達されて出力段にお
ける壊滅的な事故の発生の可能性を回避している。

この電源は、出力応答性を改善する為に、高スイツチン
グ周波数、即ち５０　ｋ　Ｈｚの範囲に構成されている
。このトランジスタコントローラはモジュール形式で機
能的な形態に構成されており、高周波数での出力段の適
切な動作を確保してトランジスタインバータ内の高レベ
ルのパワーを制御している。

第２図のその他の個別的な構成要素に付いて説明すると
、ヒステリシスを持った比較器３７が設けられており、
それはオプチカルファイバ３６を介して主コントローラ
マイクロプロセサ２６から制御されて完全な分離を確保
すると共にＸ線露光を制御する高周波数コマンド信号に
対してノイズによって影響されること高度に防止するこ
とを確保している。比較器３７は、２種類のパルスを発
生する配線３８上に出力を供給する。図示した如＜ＰＬ
パルスはＮＡＮＤゲート３９及びターンオン回路４１を
介して出力段を順方向へドライブし、一方パルスＰ２は
回路４１をターンオフし且つＮＡＮＤゲー１−４２を介
してプルダウン回路４３をターンオンさせる。

ターンオン回路４１は、プレドライバトランジスタ４４
とドライバトランジスタ４６とを有しており、これらは
協同的に動作して並列出力トランジスタＴ１及びＴＸ′
又は使用することのあるその他の並列結合をドライブす
る。迅速にトランジスタＴ□及びＴ□′をターンオンさ
せる為に、プレドライバトランジスタ４４がゲート３９
を介してターンオンされ、且つ抵抗４７とコンデンサ４
８によって設定される位相進み関係の為に、大きなター
ンオンパルスＰ３が発生されてＴ□及びＴ１′　が適切
にターンオンされて高電圧レベル、即ち最大１　、２５
（ｈｎＡ及び１５０ｋＶｐ、で比較的大きな電流の流れ
を制御することを確保している。この位相進みの特徴は
、Ｘ線装置がインバータ１８の一次側へ反射的に影響を
与えるコンデンサフィルタである負荷を持っていること
を考慮すると、重要な点である。高電圧変圧器での出力
電圧は最大１５０，０００Ｖであるから、この出力フィ
ルタコンデンサインピーダンスはＣＸ　Ｎ２として一次
側へ反射的に戻される。尚、Ｃはフィルタ容量であり且
つＮは変圧器の巻数比である。従って、ターンオン上昇
時間中且つ特にＸ線管内に過負荷又はアークが発生する
場合には大きな過渡的な電流が発生するので、出力トラ
ンジスタインバータはこの負荷を非常に高い容量負荷と
して見る。従って、出力トランジスタに大きな駆動電流
を供給する能力を有することが必要であり、このことは
、上述した如く、コンデンサ４８が充電され次いで抵抗
４９が通常の動作を行なわせる迄、抵抗４７及びコンデ
ンサ４８を介してターンオン回路４１によって行なわれ
る。

ドライバトランジスタ４６はトランジスタ４，４によっ
てベース駆動され且つ抵抗５１を介して必要な電流を引
き出して、出力トランジスタが正確な動作を確保する為
に非常に大きな電流を取り扱わねばならないことのある
Ｘ線管内での容量電流過負荷効果及びアーク欠陥の両方
に対して保護している。

本発明のトランジスタコントローラは、プルダウントラ
ンジスタ５２及び−Ｖｅ電源に接続されている誘導子５
３ｔ！：介して自動的にプルダウン時間を最小としてお
り、従ってターンオフ期間中にトランジスタ５２がター
ンオンすると、電流は、トランジスタＴ、の順方向電流
であるコモンから−Ｖｅとは反対方向である、エミッタ
からベースへ流れる。出力トランジスタＴ□をターンオ
フするのに要する最小時間は、主にそのトランジスタの
利得と、そのトランジスタがスイッチオフされる前にそ
のトランジスタが駆動している電流の量に依存する。別
の決定的な要因としては、その１〜ランジスタＴ１のコ
レクタとエミッタとの間の電圧であり、それは飽和防止
保護回路５４によって制御される。

従って、コモンから負の電圧レールの−Ｖｅへの電流は
２つの態様で制御される。即ち、（１）誘導子５３によ
るものと、（２）ベースを介してプルダウントランジス
タ５２上のコレクタ・エミッタ電圧をトランジスタＴ、
上の最大電流の流れをシステムの設計と一貫した安全な
レベルへ適切に制限するレベルへ制御すること、である
。従って、配線５６上のパルスＰ４　（第２図及び第２
ａ図参照）は幅が制御され、且つその振幅は負の電圧レ
ール」二のＬＣ共振パルスを介して決定され、それは又
負のパルスが流れ始める時のｄｉ／ｄｔ角度を決定する
。この勾配、最大Ｐ４パルス幅、及び出力トランジスタ
における負のプルダウン電流のピーク値は装置の構成に
関して最適化さ九ねばならない。例えば、勾配が非常に
急であると、コレクタ・ベース接合がダイオードとして
機能し、従ってトランジスタＴ１が回復し且つ自動的に
ターンオフする前に長い時間となる。従って、パルスＰ
２を介してトランジスタ５２を制御するゲート４２の動
作、回路内にもうけた誘導子５３、が協同してプルダウ
ン期間を１０マイクロ秒未満の最大値に最適化し、出力
トランジスタの蓄積時間及び下降時間を最小としている
。

飽和防止保護回路５４は、周知のベーカークランプダイ
オード５５を有しており、該ダイオードは図示した如く
トランジスタ４６から不要のベース電流を出力１〜ラン
ジスタＴ１のコレクタへ逸らせる様に配設されている。

従って、Ｘ線発生器において見られる様に負荷が大きく
変動し且つＴ□における所要のベース駆動電流が小さい
か又は必要とされる最大値未満である場合には、ベース
電流の過剰分がダイオード５５を介して流れ、その場合
のベース電流条件は出力トランジスタのコレクタ・エミ
ッタ電圧を増加させることによって蓄積時間を最小とさ
せている。この様に、本発明では、（１）過負荷に対し
て保護されており（即ち、ｌ−ランジスタＴ□が負荷へ
多量の電流を供給せねばならない上昇時間中、ダイオー
ド５５の動作は最小とされるか又は無視可能なものであ
って、出力トランジスタはこの様な過負荷状態を処理す
るのに充分なドライブを有している。）、又（２）負荷
が非常に軽い（例えば、Ｘ線フルオロ操作）場合には、
Ｔ□のベースで必要とされる電流は最小であるか又は小
さな値であり、その殆どはダイオード５５を介して逸ら
され、それにより小さな蓄積時間が得られ、従って高電
圧フィードバック操作を介して出力段により良い電圧制
御を与えている。

実際上は高周波数動作であるパルス幅変調動作中に最大
の信頼性を確保する幾つかの結合された□特徴がある。

最小ターンオフ・ターンオンパルス幅回路５８は、ヒス
テリシスを持った比較器３７から出力を受け取り且つ配
線５９を介して制御信号をそわヘフィードバックするが
、比較器３７の出力に拘らず、その制御信号は動作して
、（］）ターンオフ期間中に、予定される最小値よりも
大きな最小パルス幅が存在して、全ての場合に、安全な
ターンオンに対するものも含めてトランジスタＴ□周辺
回路がターンオンにおけるｄｉ／ｄｔ保護として完全に
回復されており、即ち誘導子６０がダイオード６５及び
抵抗７０を介して放電されており。

且つ次のターンオン動作の準備がなされること、及び（
２）Ｔ１のコレクタ・エミッタの周りで且つ抵抗６１と
ダイオード５７とで構成させるＲＣスナバ回路及びスナ
バコンデンサ６２内におき、Ｔ１がターンオフされると
コンデンサ６２が抵抗６１を介してＴ□のコレクタへ完
全に放電されてしまうことを確保する為の最小ターンオ
ンパルスが存在すること、を与えている。従って、回路
５８からの最小ターンオンパルス幅はＲＣスナバ回路に
よって決められる時定数と等しいか又は大きい。

この様に、トランジスタＴ□が再度スッチオフすること
の命令が与えられると、コンデンサ６２は完全に放電さ
れており、Ｔ□のコレクタへ流れる電流はスナバ機構及
びダイオード５７を介して逸流されて非常に迅速にコン
デンサ６２を充電し、従って回路ブレークダウン及び出
力トランジスタＴ□の安全動作領域を改善している。

この１−ランジスタコレクタに組み込まれている別の重
要な保護は、Ｖｃｅ（コレクタ・エミッタ電圧）二次ブ
レークダウン保護ユニット６３である。

本発明の機能の１つは、トランジスタの接合上に散逸さ
れる瞬間的なエネルギを検知することであり、このエネ
ルギは明らかにコレクタ・エミッタ電圧にコレクタ電流
を乗算すると共に本装置をターンオフさせるのに必要な
時間を乗算したものに比例する。この散逸されたエネル
ギを最小とすることは、上述した如く、非常に高速のプ
ルダウンとすること、及びトランジスタＴ□のコレクタ
」二の電圧を検知し且つそれを保護回路６３へ供給する
ことによってコレクタ・エミッタ電圧を制限することに
よって達成される。過負荷が発生し、且つ電流制限動作
が充分に高速でない場合に起こることとしては、特に閃
光状態におけるＸ線装置又はＸ線管における如く大きな
容量電流型の負荷の場合においては、Ｖｃｅ電圧が保護
回路６３によってモニタされ、それが数ボルトのオーダ
ーで所定の安全値を越えると、保護回路６３からの出力
はゲート３９及び４２の両方へ供給されてトランジスタ
の順方向駆動を停止し瞬時的にプルダウントランジスタ
５２をスイッチオンして可及的法やかに本装置をターン
オフさせる。従って、トランジスタＴ１に対する制御回
路は、導通時間中はコレクタとエミッタとの間の最大電
圧増加は本装置を損傷することが無く且つ出力トランジ
スタの適切なターンオフを可能とさせる様に構成されて
いる。

保護回路６３を制御する入力信号は、配線６４を介して
の比較器３７からの禁止信号と、コレクタ・エミッタ電
圧検知器からのＶｃｅ信号を包含している。その出力は
配線７５を介してＮＡＮＤゲート３９及び４２の両方へ
印加されるべく伝達されて、夫々、順方向バイアス導通
状態を停止させると共にプルダウン・ターンオフ機構を
スイッチオンさせる。

第３図は、第２図の第２ブレークダウン保護モジユール
６３の構成要素を詳細に示している。上述した如く、そ
の機能は出力トランジスタＴ１における高い散逸に対す
る保護を行なうことであり、従って、電流が上昇し且つ
トランジスタが飽和からの抜は出しを開始するので、Ｔ
１のコレクタ上の電圧が増加する場合はいつでも、この
コレクタ電圧はダイオードＤＦを介して比較器６７の入
力Ｖｘでモニタされ且つ基準電圧Ｖ　ＲＥＦと比較され
て、コレクタ電圧の状態に依存して正又は負となること
の可能な比較器出力をターンオンさせる。例えば、コレ
クタ電圧が急激に増加すると、正の入力が基準電圧より
も大きくなり且つ比較器６７の出力は正の値となり、且
つその正の値はＮＡＮＤゲートＧ１に作用してゼロレベ
ルをＮＡＮＤゲートＧ２へ供給し、それは正の出力を与
えて出力トランジスタＴ１を遮断状態とする。比較器６
７からの入力に加えて、ゲートＧ１へ印加される別の信
号がある。

配線７４上には、ターンオン遅延信号が供給され、該信
号はＴ１がターンオンしている期間中第２ブレークダウ
ン保護モジユール６３の動作を禁止する。

ゲー）−０２へ印加されるその他の信号は、ターンオフ
期間中有効となる禁止命令信号である。１−ランジスタ
がオンしている通常の状態の下では、ターンオン遅延信
号も禁止信号も動作状態とはならず、出力はコレクタ電
圧Ｖｃによって制御される。この電圧が危険な値へ増加
すると、比較器は正の出力となり、その出力は全体的な
モジュール上に正の出力を発生して出力トランジスタの
導通状態を停止させる。然し乍ら、ターンオン期間中。

出力トランジスタのコレクタはインバータＤ、Ｃ，レー
ル高電圧、例えば６００Ｖ、から飽和レベル、例えば３
ｖ、へ下降せねばならず、Ｔ１が非常に強く駆動されね
ばならない遷移期間としターンオン期間中の損失を最小
としている。ターンオフ期間中、禁止信号は偶発的なノ
イズの発生に基づき再トリガされることが無いことを保
証する。この様に、２つの入力、即ちターンオン遅延信
号と禁止信号、が関与して、ターンオン期間中はターン
オン遅延が動作し、且つターンオフ期間中は禁止信号が
動作する。

ここで、Ｖｃｅコレクタを検知すると共にそれをモニタ
してトランジスタが第２ブレークダウン領域へ入ること
を回避する為にそれを適宜のレベルにあることを保証す
るＶｃｅ第２ブレークダウン保護回路６３と、出力トラ
ンジスタがスイッチオンする期間中ターンオンパルスを
印加するターンオン位相進みモジュール４１との間の関
係に付いて説明する。コレクタとエミッタとの間の電圧
が、例えば、インバータ上の固定のり、Ｃ，レールから
、例えば３ｖの飽和防止回路レベルへ下降する期間中、
第２ブレークダウン保護モジユール６３はターンオン位
相進み回路４１によって禁止され、該回路４１は、短期
間の間、出力トランジスタＴ１が飽和状態となることが
確かである迄非常に強く出力トランジスタＴ□をパルス
動作する。数マイクロ秒の後、第２ブレークダウン保護
モジユール６３はその状態を制御することが可能となる
。従って、モジュール４１からモジュール６３へのター
ンオン遅延配線７４は、出力トランジスタのターンオン
期間中コレクタ・エミッタ接合が低レベルに到達する迄
（それはトランジスタが飽和状態近くで動作しており、
従って第２ブレークダウン領域からかなり離れているこ
とを意味している）、第２ブレークダウン保護モジユー
ル６３の動１作を禁止する。

本トランジスタコントローラ内に組み込めれている別の
保護構成を第２図に大１ｉ１８６８で示してあり、それ
はｄｖ／ｄｔ負バイアスインバータブリッジ保護と呼称
される。逝ψ、変調の無い方形波インバータは比較的制
御が容易である。然し乍ら、１つのトランジスタがスイ
ッチオンされ且つブリッジの同じ架橋線内の直列接続さ
れた下部トランジスタが高いｄｖ／ｄｔ効果に露呈され
ると、パルス幅変調インバータに問題が発生する。この
ことは、第１ａ図のインバータブリッジ回路を参照する
と良く理解できる。上述した状態は主に誘導的な負荷内
に発生するものであって、例えばインバータブリッジ内
の」二部トランジスタＴ１等の１つのトランジスタがタ
ーンオフされ且つ下部ダイオードＤ、が負荷電流を取る
場合である。この様な場合、特定のフライホイールダイ
オードＤ、に関連した下部トランジスタＴ３が逆バイア
ス導通状態となり、その場合エミッタはコレクタに変換
され且つコレクタはエミッタに変換されて、トランジス
タの接合内の電流分布は、上部トランジスタがパルス幅
変調の態様でターンオンされると、大きな電流スパイク
を発生する。これは、コレクタ・ベース接合の容量の為
に下部トランジスタＴ３のコレクタ・ベース領域にスト
アされる電荷に起因するものである。このストアされた
エネルギがベース・エミッタへ帰還されると、このトラ
ンジスタは非常に大きな電流を伴って急激にターンオン
される。

従って、この様に、下部トランジスタの逆バイアスは上
から下へ循環する大きな電流スパイクを発生することが
可能であり、それは本装置を損傷することが可能である
。

ターンオフ期間中にＴ３のベースをプルダウンすること
によって、状態は改善され、コレクタからベースへの電
流の殆どが負の電源へ帰還される。

このことは、Ｔ３のベースへ負のバイアスを与えること
によってなされる。然し、このことはＴ３の導通に対し
てのみ保護し、Ｄ３を介しての逆電流の量がブリッジの
全てのトランジスタと直列な飽和可能なリアクタ又は標
準のインバータ上、−冬を使用することによって減少さ
れる逆回復の帰還中ダイオードＤ３の導通に対して保護
するものではない。従って、回路６８の目的は、ダイオ
ードＤ、が導通状態にある期間中にトランジスタＴ３の
ターンオン動作を防止することである。

Ｘ線発生器装置の出力は、パルス幅変調デユーティ−サ
イクル、即ちマーク／空間比、の関数として、及び例え
ば１ｋＶのステップで５０から１５０ｋＶ迄及び０．１
ｍＡから１，２５０ｍＡ迄と言うような適用される特定
の技術又はパラメータの関数として変化する。従って、
出力負荷は可変パワーファクタ方式であり、ダイオード
Ｄ３が短期間又は中程度の期間の間上部トランジスタの
ターンオフで導通していたり、一方、負バイアスｄｖ／
ｄｔ上部／下部インバータブリッジ保護が動作していな
ければ負荷がパワーファクタの観点から非常に抵抗が強
く見える場合には導通とはならない場合があり得る。所
要のインバータ無駄時間は必要なダイナミック動作範囲
に渡って容易に計算することは出来ない。従って、ここ
では第４図の回路を使用して、自動化した補償を具備し
ており、負荷の時定数（Ｌ／Ｒ）に依存する可変無駄時
間を与えている。

第４図は、逆心通インバータブリッジ保護回路６８の概
略図である。負荷が誘導的である為に出力トランジスタ
Ｔ、がフライホイールダイオードＤ３によってバイパス
された場合で、且つ例えば上部：一うンジスタＴ１の変
調オフ期間中に、底部ダイオードＤ３がとってかわる。

次いで、トランジスタＴ、のコレクタは電位Ｖｃとなり
フライホイールダイオードＤ３上の低電圧と等しくなる
が負の値である（逆バイアスされている）。この電圧Ｖ
ｃはＶｘに保持されている正の比較器入力上で検知され
、従ってＶｘはコモン電圧−ＶＤ３＋ＶＤＦによって発
生される所要の電圧であり、近似的な加算値はゼロボル
トとなる。このＶｘ大入力電圧は比較器６９のＶＲＥＦ
と比較されて、ヒステリシスを具備した比較器３７への
出力を与え、それは、第２図に示した如く、トランジス
タＴ、の順方向バイアス回路への出力を供給する。

トランジスタＴ１が遮断状態とされた場合に現れること
のある他の２つの状態は、（１）Ｔ３のコレクタ電圧が
高レベルへ上昇し、ダイオードＤＦがパワー回路から比
較器へ帰還して流れる電流を停止させることと、今やＶ
ｘは抵抗７１を介して作用する正の電源＋Ｖｅによって
決定される如く抵抗７１電位にあり、且つ（２）ダイオ
ードＤ３が導通を停止した後にトランジスタＴ、が順方
向へスイッチオンされると、電位ＶｘはＴ、　＋ＤＦの
コレクタ・エミッタ電圧と等しくなり、それはゼロ電圧
よりも高い。従って、以下の如く、本回路によって検知
されるのはこれら３つの識別レベルである。

（１）ゴ３オフ Ｄ、オンＶｃ、ｑ　−〇、７Ｖ　Ｖｘ　＝　−０，７＋
０．７　＝　ＯＶ比較器出力＝ＯＴ３禁止 （２）　Ｔ３オン Ｄ３オフ　Ｖｃ　Ｋ　Ｖｃｅ　ｓａｔ　ｂ　＋２．５　
Ｖ比較器出力＝Ｉ　Ｔ３イネーブル （３）Ｔ３オフ Ｄ、オフ　ｖｃ〉十ｖｅｖｘ＝＋ｖｅ 比較器出力＝Ｉ　Ｔ３イネーブル Ｖｃｅに応答する保護回路の一部として、第２図中に診
断状態シュートスルー保護回路７３が設けられており、
その機能は、ターンオフ機構又は関連する装置の故障が
ある場合に、上部トランジスタから直列接続された底部
トランジスタへのシュートスルー保護を与えることであ
る。再度、コレクタ・エミッタ電圧が出力トランジスタ
Ｔ１から回路７３内へ帰還され、該回路は光学的に分離
されたオプティカルファイバによってＶｃｅのイ直によ
って明確にされるパワートランジスタシステムの状態（
ステータス）を継続して主コントローラマイクロプロセ
サへ送信する。従って、配置ａ３４及び３６によって、
トランジスタドライバ回路及び出力トランジスタ自身の
動作が閉ループ動作においてモニタされ、出力トランジ
スタ内又はコントローラ自身内の何れかの部品の故障は
自動的に検。

知され、且つ主マイクロプロセサ２６へ送信され、該マ
イクロプロセサは動作を開始して、上部及び下部トラン
ジスタが同時的にスイッチオンされるか、又はコントロ
ーラ内の故障が原因で他方の直列接続されたトランジス
タが未だオンである場合に一方のトランジスタがスイッ
チオンすべく指示される場合に発生することのある潜在
的な欠陥を回避する。

説明の便宜上、下部トランジスタがスイッチオルすべく
指示されているが、コントローラ内の部品の１つが故障
しており該下部トランジスタをオンのままにさせている
ものと仮定する。この場合、コレクタ・エミッタ電圧か
らの信号は、未だ導通状態であることを示し、従って主
コントローラマイクロプロセサはトランジスタが未だオ
ンであることを認識し、且つ１ヘランジスタ制御によっ
て上部トランジスタがスイッチオンすることを回避する
。オプティカルファイバを使用する理由は、トランジス
タのスイッチオン及びオフ動作は高度に過渡的な状態を
引き起こし、その場合ｄｖ／ｄｔは最大で５，０ＯＯＶ
／マイクロ秒となることがあり、且つｄｉ／ｄｔは最大
で２，５００Ａ／マイクロ秒となることがあり、この様
な環境は通常ノイズや信頼性の問題を発生する。この全
体的なトランジスタコントローラに関しての閉ループチ
ェック保護は、中央マイクロプロセサを介して動作する
スイッチモード電源ステータスと共に、低パワーレベル
の電子回路内であるか又は出力トランジスタ内の何れで
あっても、全ての部品の故障が検知され且つＸ線発生器
主コントローラマイクロプロセサ２６へ帰還されてその
際に装置を破損するか又は出力段に制御されない状態を
発生させることのあるシュートスルー状態を持つことの
可能性を回避する為にデコードを行なうことを確保して
いる。診断ステータス保護回路７３は、マイクロプロセ
サ２６が、第１に、あるとすると、どのトランジスタ又
は１〜ランジスタコントローラが適切に動作していない
かということを知得し、第２に、その特定のトランジス
タ用の電源が機能障害を起こしていないかということを
知得することを確保している。どのようなエラーも検知
され且つＸ線コンソール中央マイクロコンピュータへ送
り戻されて、オペレータに対してどこに問題があるかを
知らせ、その際に問題箇所の発見を簡単化している。

第５図は、診断ステータスシュートスルー保護７３の等
価回路を示している。電圧源＋Ｖｅは、従来の光学的レ
シーバ７５及びオプチカルファイバを介して伝達する為
の直列接続された光学的トランスミッタ７７へ基準電圧
を与えている。電流を制限する為に抵抗７８も設けられ
ており、又直列ダイオード７９は出力トランジスタＴ３
のコレクタへ直接的に接続されている。本モジュールの
出力は、光学的トランスミッタを介して、標準のオプチ
カルファイバにおいて、パワートランジスタ段ステータ
スを主コントローラマイクロプロセサ２６へ帰還させて
供給する。Ｔ１が遮断されると、光学的トランスミッタ
抵抗７８及びダイオード７９を介して流れる電流は存在
せず、オプティカルファイバはオフとなる。トランジス
タＴ１がターンオンされると、電流が正の電圧レールか
ら、光学的１〜ランスミツタ７７、抵抗７８、ダイオー
ド７９、出力１ヘランジスタＴ□のコレクタ・エミッタ
を介して流れてオプティカルファイバをターンオンし、
且つ中央マイクロプロセサへ命令を送って特定のＴ１出
力１−ランジスタがターンオンされたことを識別するか
又は認知（アクノリッジ）する。

要するに、本トランジスタコントローラは、完全で光学
的に分離されたモジュールであって、それはマイクロプ
ロセサによって制御されると共にターンオン及びターン
オフ保護を与え且つ典型的に最大１　、５００　Ａ、６
００　Ｖで動作する出力トランジスタ段の通常の連続的
動作を与えるものである。それは大パワートランジスタ
インバータを制御すへく機能し、従ってそれらのインバ
ータを中程度から高周波数のパルス幅変調スイッチング
動作を伴う種々の負荷条件及びパワーファクタ変動に適
用することを可能としており、且つ縦モード及び共通モ
ード動作の両方において高い共通モー、ドノイズ及び過
渡減少排除を持って供給源から電気的に分離されている
集積化したスイッチモード電源と共に動作する。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は本発明の好適な実施例のブロック線図、第１ａ
図は従来公知のインバータ装置の概略図、第２図は本発
明の好適実施例に基づくドライバシステムの概略図、第
３図は本発明の第２ブレークダウン保護部分の概略図、
第４図は本発明の負バイアスインバータブリッジ保護部
分の概略図、第５図は本発明のシュートスルー保護部分
の概略図、である。 （符合の説明） １１　：　Ａ、Ｃ，電源 １２：整流器 １３：フィルタ １４：インダクタンス １６：容量 １７：配線 １８：トランジスタインバータ １９：高電圧変圧器 ２０：Ｘ線管 ２１：整流器 ２２：フィルタ ２３：制御マイクロプロセサコントローラ２４：スイッ
チモード電源 特許出願人　ゼネラル・エレクトリック・カンパニイ 復代理人　小　橋　正　明、　５ 代理人　生　沼　徳　二

Claims (1)

1. 【特許請求の範囲】 １、　ブリッジ回路状に配設された上部及び下部トラン
   ジスタを持っておりそれらが交互にターンオン及びター
   ンオフされて高電圧変圧器の一次側を介して交互の対角
   線電流を与えてＸ線管へパワーを供給するインバータ用
   のシュートスルー保護回路において、 （ａ）前記上部及び下部トランジスタの１つにおけるコ
   レクタ・エミッタ電圧を検知して前記１つのトランジス
   タが何時導通したかを決定する手段と、 （ｂ）前記１つのトランジスタがオンしている場合に前
   記上部及び下部トランジスタの他方がターンオンするこ
   とを禁止する手段と、を有することを特徴とするシュー
   トスルー保護回路。 ２、特許請求の範囲第１項において、前記検知手段が、
   基準電圧と前記上部及び下部トランジスタの前記１つの
   １−ランジスタのコレクタとの間に直列接続されている
   光学的トランスミッタとダイオードとを有することを特
   徴とするシュートスルー保護回路。 ３、特許請求の範囲第２項において、前記ダイオードの
   カソードが前記トランジスタのコレクタへ接続されてい
   ることを特徴とするシュートスルー保ル回路。 ４、特許請求の範囲第１項において、前記検知及び禁止
   手段が、 （ａ）基準電圧と前記１つのトランジスタのコレクタと
   の間に直列接続されている光学的トランスミッタ及びダ
   イオードと、 （ｂ）電流が前記光学的トランスミッタを介して流れる
   場合に前記光学的トランスミッタの出力をマイクロプロ
   セサへ導通させる手段と。 （ｃ）前記光学的トランスミッタから出力がある場合に
   前記他方の１〜ランジスタがターンオンすることを禁止
   する手段と、を有することを特徴とするシュートスルー
   保護回路。 ５．少なくとも一対の直列接続されたトランジスタを持
   っており、変圧器の一次側が一方のトランジスタのエミ
   ッタと他方のトランジスタのコレクタとへ接続されてお
   り、且つ前記変圧器−次側を介して電流を交互の方向へ
   導通させる為に前記トランジスタを交互にターンオンさ
   せる制御回路を持ったパワーインバータにおけるシュー
   トスルー状態を防止する保護回路において、（ａ）前記
   直列接続されたトランジスタの１つにおけるコレクタ・
   エミッタ電圧を検知してそれが何時導通したかを決定す
   る手段と、 （ｂ）前記１つのトランジスタが導通している場合に前
   記直列接続されている他方のトランジスタがターンオン
   することを禁止する手段と、を有することを特徴とする
   保護回路。 ６、特許請求の範囲第５項において、前記検知手段が、
   正電圧源と前記１つのトランジスタのコレクタとの間に
   直列に接続されているダイオード及び光学的トランスミ
   ッタを有しており、前記光学的トランスミッタが前記１
   つのトランジスタが導通している場合にのみ導通する様
   に適合されていることを特徴とする保護回路。