JPS6014386B2 - 離散的フ−リエ変換器 - Google Patents

Description

【発明の詳細な説明】 この発明は例えば群帯域における時分割多重信号と周波
数分割多重信号との変換方式に用いることができる離散
的フーリエ変換又は離散的逆フーリエ変換器に関し、特
に乗算器及び加算器を減少しようとするものである。

７点離散的フーリエ変換は入力信号をｆとすると式（１
）で表わされる。

Ｆｎ＝さ。

ｆｋ‐Ｗｋ ｎｉ。・１・２・３・４・５・６
（１）但し、
Ｗ〆＝｛ｅｘｐ（一ｉ２汀／７）｝ｎｋ＝ａｋ、
ｎ＋松ｋ、ｎ（２）ａｋ、ｎニＣＯＳ ２灯・ｎ
ｎニ 、 、・ 、 、 、ｂｋ、ｎ＝−ｓｉ
ｎ（２ｍ・ｎｋ／７） ｋ＝０、１、２、３、４、５、
６従来は、この式に基づいて、第１図に示すように構成
されていた。

即ち第ｋ番入力の実部ｆ宅及ぴ虚部ｆＬは端子ＩＥ及び
１もにそれぞれ供給され、入力ｆはま捜索乗算器２ｋｏ
，２ｋ２，２ｋ４，２ｋ６においてａｋ。，ｂｋ。，ａ
ｋ２，ｂｋ２，ａｋ４，ｂｋ４，ａｋ６，ｂｋ６がそれ
ぞれ乗算される。入力ｆも‘ま同様にして複素乗算器２
ｋ．，２ｋ３，２ｋ５においてａｋ，，ｂｋ，，ａｋ３
，ｂｋ３，ａｋ５，ｂｋ５がそれぞれ乗算される。これ
等乗算器２ｋｏ〜２ｋ６の各出力は７入力加算器３５，
３も〜３客，３きに供給される。つまり、ｋは０〜６を
とり、各入力ｆｏ〜ｆ６について乗算項も，広ｎ〜もｎ
，Ｑｎを各７個（ｎ＝０〜７）をそれぞれ案算した各７
つの値がそれぞれ７入力加算器３５，３も〜３さ，３も
にて加算され、これ等出力はＦも，Ｆも〜Ｆ客，Ｆもと
なる。この従来のフーリエ変換器はＷｏ＝１であり、第
１図及び後記の式（５）からわかるように乗算器の数は
６×６×４＝１４４個であり、第１図中の１個の７入力
加算器は６個の２入力加算器で構成することができ、こ
の７入力加算器は美都と虚部とで７個ずつあるから、こ
れを２入力加算器に換算すると６×７×２＝８４個とな
る。各複素案算器にそれぞれ２個の２入力加算器が用い
られているから、これらの合計は６×６×２＝７２個と
なる。従って従釆のフーリエ変換器では８４十７２：１
５的周の２入力加算器を必要とした。このように従来の
フーリエ変換器は多くの乗算器と２入力加算器とを必要
とし、そのハードウェア化を考えると大規模なものとな
るという欠点があった。この発明はこの欠点を解決する
ため、例えば７点離散的フーリエ変換行列が複素共役対
称性となる性質を利用して、複秦共役対称な１行列要素
に対する２入力信号を予め２点隅鮭散的フーリエ変換を
しておき、得られた実部及び虚部を実数又は虚数案算し
、更に出力を２点離散的フーリエ変換する構成とするこ
とにより、必要とされる乗算数と２入力加算数との低減
を図ったものである。

式（１）の７点離散的フーリエ変換を行列表示すれば、
式（３）が縛られる。この式（３）の行列で、入力に乗
算されるべき複索乗算項は式（４）の複秦共役対称性が
成り立ｔ）。

Ｗｒ（７‐ｋ）＝Ｗ（７‐ｎ）ｋ＝Ｗ‐ｎｋ
（４）式（４）から式（３）の行列は式（５）に示すよ
うにＷ１、Ｗ２、Ｗ３３塵類の要素（実要素としては式
（６）の如く、ｘ，、ｙ，、均、ｙ２、梅、封の６種類
の要素）とその複素共役（Ｗ‐１、Ｗ‐２、Ｗ‐３）の
みで表わすことができる。

こ）で、入力ｆｋ及び出力Ｆｎを式（７）及び式（８）
のように実部と虚部とにそれぞれ分解して表わす。

ｆｋ＝ｆ毛十ｊ・ｆｋ、 ｋ＝。

・１・、、、、Ｆｎ＝ＦＳ＋ｉ・ＦＬ ｎ＝０、１、
２、３、４、５、６ （８）
式（５）により、出力Ｆｎ、ｎ＝１、２、・・・ ＊ぞ
れ後秦共役である。従って共通項をくくりだ…、６の計
算において、入力ｆ，とｆ６、ｆ２とｆ５、ｆ３と夕
し、乗算をできる限り減らすと出力Ｆｎは式Ｌ‘こ掛け
られる乗算項は、式（４）の如く、それ＊（９）、（１
０）、（１１）、（１２）で与えられる。統一的に式（
９）、（１０）、１１、１２すと式（１３）、（１４）
、（１５）で書き表わすことがで※但し、ｎ＝１、２、
３ ：Ｎ＝７式（１３）、（１４）、（１５）の過程を
すべて行列表示すれば、式（１６）、（１７）、（１８
）、（１９）、（２０）の５段階で表わすことができる
。

‘１１ 第１段階 ■ 第２段階 ｛３’第３段階 い＝ａ４ は＝池・ａ３ ｂＭ＝ｘ２・魚 ｂ伍
＝−Ｊ汝・もち＝熱 い＝柚・ａ３ ｂ，．；Ｊｙ
．・ａ２ ０６＝−Ｊｙ．・鶴Ｑ＝ｘ．・ａ， 〇＝
×．・ａ３ ｂ，２＝Ｊｙ２・雀 ｂ，７＝Ｊｙ３
・ａ７は＝池・ａ， Ｑ＝×３・父 ｂ，３＝Ｊｙ３
・ａ２ ｂ．８＝−Ｊｙ．・ａ７Ｑ＝為・ａ， Ｑ＝
×．・魚 ｂ，４＝Ｊｙ２・魚 ｂ，９＝Ｊｙ２・
ａ７‘４｝ 第４段階ｓ。

＝ｂ。十ｑｓ，＝ｂ，十ｂ＋は十ｂ８ ｓ２＝ｂ，十Ｑ＋広十ｂｇ ｓ８＝ｂ，十Ｑ＋〇十ｂ，ｏ ｓ４＝ｂ，３十ｂ，６十ｂ，９ ｓ５＝ｂ，２十ｂ，５十ｂ，８ ｓ６＝ｂ，．十ｂ，４十ｂ，７ ■ 第５段階 Ｆ。

＝ｓ。Ｆ，＝ｓ，十Ｓ６ Ｆ２＝ｓ２十Ｓ５ Ｆ３＝ｓ３十Ｓ４ Ｆ４＝Ｓ３−Ｓ４ Ｆ５＝Ｓ２一Ｓ５ Ｆ６＝Ｓ，一Ｓ６ 式（１３）、式（１４）の複索信号線図は第２図に示す
ようになる。

つまり、後素共役乗算項が掛けられる一対の入力ｆ，と
ｆ６、ｆ２とｆ５、１３とｆ４は２点ＯＦＴ回路１１，
１２，Ｅ３でそれぞれ２点離散的フーリエ変換が行われ
る。つまり２点離散的フーリエ変換は、式（１）でｎ＝
０、１、ｋ：０、１であるから、Ｆｏ＝ｆｏＷ０十ｆ，
Ｗ０、Ｆ，＝ｆｏＷ０十ＬＷＩとなる。式（２）からＷ
ｏ＝１、ＷＩ＝−１であるから、Ｆｏ＝ｆｏ十ｆ，、Ｆ
，＝ｆｏ−ｆ，となる。このようにｆｏ、ｆ，の２点離
散的フーリエ変換は加算と減算とで行われる。従って２
点ＤＦＴ回路１ １，１２，１３はそれぞれ、その各二
つの入力を加算する加算器１４と、二つの入力を減算す
る加算器１５とにより構成される。２点ＤＦＴ回路１
１の出力加算項はｆ；、８十ｉｆｌ、６となり、出力減
算項はｆ；、−６十ｉＡ、−６となる。

つまり、ｆｏ＋ら、ｆｏ−公がそれぞれ得られる。同様
にして２点ＤＦｈ回路１２及び１３からら十ｆ５、Ｚ−
ｆ５及びも十ｆ４、も−ｆ４がそれぞれ得られる。これ
等２点ＤＦＴ回路１１，１２，１３の各出力加算項、即
ち各加算器１４の出力は乗算器１６，１７，１８でそれ
ぞれ乗算項の実部ｘ《ｎ》、ｘ《２ｎ》、ｘ《３ｎ》が
乗算される。２点ＤＦＴ回路１１，１２，１３の各出力
減算項、即ち各加算器１５の出力は乗算器２１，２２，
２３でそれぞれ乗算項の虚部ｉｙ《ｎ》、ぷ《２ｎ》、
ｊｙ《鉱》が乗算される。

乗算器１６〜１８の出力は加算器２４，２５により加算
され、更にこれにらが加算器２６で加算される。

この加算結果は式（１４）における各第１項目となる。
同機に加算器２７，２８で乗算器２１〜２３の出力が加
算されて式（１４）の各第２項目が得られる。加算器２
６，２８の出力は２点ＯＦＴ回路２９で２点離散的フー
リエ変換が行わ．れ、つまり和と差がそれぞれとられ、
式（１４）が演算され出力Ｆｎ，Ｆ７ｍがその出力加算
項及び出力減算項に得られる。次に信号を実信号及び虚
信号の流れで表わした具体的構成例を説明する。

第３図は第０番出力Ｆｏを得る回路であり、２点ＤＦＴ
回路１ １，１２，′１３において、各加算用加算器１
４は実部用加算器１４ｒ及び虚部用加算器１４ｉで構成
され、各減算用加算器１５は実部用加算器１５ｒ及び虚
部用加算器１５ｉで構成される。２点ＤＦＴ回路１１の
加算器１４ｒ及び１４ｉから式（９）の各第２項、つま
り式（１６）のち＝ｆ，十ｆ６が得られ、２点ＤＦＴ回
路１２及び１３の各加算器１４ｒ，１４ｉからそれぞれ
式（９）の各第３項及び第４項、即ち式（１６）のら及
びらが得られる。

従って２点ＤＦＴ回路１１〜１３の各加算器１４ｒの和
が加算器２４ｒｏ，２５ｒｏでとちれ、各加算器１４ｉ
の和が加算器２４ｉｏ．２５ｉｏでとられて式（１７）
のａ４が得られる。これに対し、加算器２６ら，２６ｊ
。で入力ｆｏの実部及び虚部がそれぞれ加算されると（
９）が演算されて出力Ｆｏが得られる。第４図は出力Ｆ
，及びＦ６を式（１０）により得る信号の流れを示し、
第３図と対応する部分には同一符号を付けてある。

２点ＤＦＴ回路１１の出力加算項、即ち加算器１４ｒ，
１４ｉの出力ｆ；＋ｆ客，ｆｉ＋ｆもは乗算器１６ｒ，
１６ｉでそれぞれ得ようとする出力Ｆ，と対応して乗数
項の実部ｘ，が乗算されて、式（１０）の１番目２番目
及び第３番目、第４番目の各式の最初の大括弧内の各第
２項がそれぞれ得られる。

２点ＤＦＴ回路１１の減算用加算回路１５ｉからｆ；一
ｆ敬ミ、加算回路１５ｒから−ｆｉ＋ｆらがそれぞれ得
られ、これ等は乗算器２１ｉ，２１ｒでそれぞれｙ，が
乗算され、式（１０）の１番目、２番目の式及び３番目
、４番目の式の各２番目の大括弧内の第１項がそれぞれ
得られる。

以下同様にして、２点ＤＦＴ回路１２の加算項出力に対
し、乗算器１７ｒ，１７ｉで均が乗算され、減算項出力
に対し乗算器２２ｉ，２２ｒでそれぞれｙ２が乗算され
る。

従って（１０）式の各式の最初の大括弧内の３項及び２
番目の大括弧内の２項がそれぞれ得られる。同様にして
２点ＯＦＴ回路１３の加算項出力に対し、乗算器１８ｒ
，１８ｉで海が、減算項出力に対し乗算器２３ｉ，２３
ｒでｙ３がそれぞれ乗算される。この結果式（１０）の
各式の最初の大括弧内の４組、２番目の大括弧内の３項
がそれぞれ得られる。２点ＤＦＴ回路１１〜１３の各加
算項に乗算項に実部を秦算したもの、つまり乗算器１６
ｒ．１７ｒ，１８ｒ及び１６ｉ，１７ｉ，１８ｉがそれ
ぞれ加算器２４ｒ，，２５ｒ，及び２４ｉ，，２５ｉ，
で総和がとられ、それぞれに対し更に第０番入力ｆｏの
実部ｆ６及び虚部ｆもが加算器２６ｒ，，２６ｉ，で加
算される。

また２点ＤＦＴ回路１１〜１３の各減算環に乗算項の虚
部を秦算したもの、つまり乗算器２１ｉ，２２ｉ，２３
ｉ及び２１ｒ，２２ｒ，２３ｒの出力はそれぞれ加算器
２７ｉ，，２８ｉ，及び２７ｒ，，２８ｒ，で総和がと
られる。前記加算器２６ｒ，，２６ｉ，の出力と加算器
２８ｉ，，２８ｒ，の出力との２点離散的フ−リェ変換
が２点ＤＦＴ回路２９，で行われる。所で２点ＤＦＴ回
路１ １〜１３の各加算器１５ｒは入力ｆ，及びｆ６の
各虚部の差であり、これに対し、乗算器２１ｒ，２２ｒ
，２３ｒでそれぞれ乗算項の虚部ｙが乗算されるため、
両者に必要な純虚数ｉと純虚数ｉの積−１を予め行った
構成となっている。この点から各加算器１５ｒにおいて
ｆｌ十ｆもではなく−ｆｌ＋ｆもを演算し、更に加算器
２８ｊ，の出力は虚部とし、加算器２８ｒ，の出力は実
部として、２点ＤＦＴ回路２９，へ供Ｖ給している。加
算器２６ｒ，，２６ｉ，の出力は式（１９）のｓ，であ
り、加算器２８ｉ，，２８ｒ，の出力はｓ６であり、従
って２点ＤＦＴ回路２９，の出力はＦ，及びＦ６となる
。

第５図は式（１１）により出力Ｆ２及びＦ５を求める回
路であって、第４図と対応する部分には同一符号又は同
一符号のサフィクスを変更して示す。

この場合には２点ＤＦＴ回路１１，１ ２，１ ３の各
出力に対する乗算数が均、ｙ２、為・−ｙ３・×１・−
ｙ，に代るのみであり、その他は第４図と同様である。
同様に第６図は式（１２）により出力Ｆ３及びＦ４を求
める回路であり、第４図と異なる点は２点ＤＦＴ回路１
１，１ ２，１３の各出力に対する乗算数が地、ｙ３
、ｘ，、−ｙ，、ｘ２、均となった点だけである。第７
図に出力Ｆｎ，Ｆ７‐ｎを得る一般的な構成を示す。以
上の説明から理解されるように、上記この発明の実施例
によれば、入力に乗算されるべき乗数項の複秦共役関係
にある各一対の入力をまず２点後素離散的フーリエ変換
を行い、これ等出力を共通に利用して乗算項を秦算して
いる。

その乗算は実数又は虚数のみであるため、複素案算の半
分の乗算量で済み、しかも複素案算に必要な２個の加算
も不要となる。このようにして得られた乗算出力を２則
離散的フーリエ変換により、二つの複素出力を同時に得
ている。このため、第１図に示した従来の７′割離散的
フーリエ変換器においては乗算数は１４４、２入力加算
数は１５６であったが、前記実施例によれば乗算数は３
０ ２入力加算数は６０で済み、乗算数は約２５％、２
入力加算数は約３８％減少する。また複素入力方式潟羊
帯域時分割多重信号一周波数分割多重信号変換方式用の
位相オフセットを含んだ複素１４割離散的フーリエ変換
の場合、従来においては乗算数は３６も ２入力加算数
は３７８であったが、この発明を適用すると前者は１４
８、後者は１８６となり、それぞれ約４１％、及び約４
９％減少する。７点複秦離散的逆フーリエ変換は式（２
１）で表わされる。

ｆｋ：号ｋ≦ＯＦｎＷ−ｋｎ 但し、Ｗ＝ｅｘｐ（−ぬけ／７）、ｋ＝０、１、２、３
、４、５「６この式と式（１）とを比較すれば入力をｆ
ｋの代りにＦｎとし、Ｗｎｋの代りにＷ‐ｎｋとしたも
のであるから、第２図〜第７図においてｙ《ｎ》ｙ《幼
》，ｙ《３ｎ》の各符号をすべて反転すれば離散的逆フ
ーリエ変換が得られる。

この場合出力の振幅は１′７になる。更に上述において
は７点離散ｆｋ＝言ｋ≦。ＦｎＷｎｋ＝０、１、２、・
・・・・・、Ｎ、Ｗ＝ｅｘｐ（一ｊ２汀／Ｎ）これ等の
場合にもこの発明は適用できる。

しかし、Ｎが例えば、２の真数の時、Ｒａｄｉｘ ２の
段階を断続的に行うことにより、乗算器の少ない、高速
フーリエ変換を行うことができるなどの点から、Ｎが素
数（１、２、３、５、７、１１、１３、１７、……）、
特にその数が大きい場合にこの発明は著しく有効になる
。

【図面の簡単な説明】

第１図は従来の７点離散的フーリエ変換器を示す回路図
、第２図はこの発明を適用した７点離散的フーリエ変換
及びその逆変換にこの発明を適用したが、一般的にＮ点
曙雄散的フーリエ変換及びＮ点離散的逆フーリエ変換は
式（２２）及び（２３）でそれぞれ与えられる。 Ｎ （２２） Ｆｎ＝ｋ≦。 ｆｋ・Ｗｋｎニ０、１・２、……、Ｎ、Ｗニｅｘｐ（
−ｊ２ｍ／Ｎ）′
（２３）的フーリエ変換器の一例を示す回路図、第
３図は第２図の回路において第０番出力Ｆｏを得る具体
回路図、第４図は第２図の回路において第１番出力Ｆ，
、第６番出力Ｆ６を得る具体回路図、第５図は第２図の
回路において第２番出力Ｆ２、第５番出力Ｆ５を得る具
体回路図、第６図は第２図の回路において第３番出力Ｆ
３、第４番出力Ｆ４を得る具体回路図、第７図は第４図
乃至第６図の回路を一般的に示す回路図である。 １ １〜１３，２９：２点ＤＦＴ回路、１６，１７，１
８：実部乗算器、２１，２２，２３：虚部乗算器。 氷２図 ホー図 汁３図 ネ４図 オ５図 氷６四 汁７図

Claims (1)

1. 【特許請求の範囲】 １ 素数Ｎ点離散的フーリエ変換又は素数Ｎ点離散的逆
   フーリエ変換において、入力信号に掛算されるべき複素
   乗算項の複素共役なものに対する各一対の入力信号をそ
   れぞれ２点複素離散的フーリエ変換する手段と、その（
   Ｎ−１）／２個の２点複素離散的フーリエ変換における
   各加算項の出力に、上記複素乗算項の実部ｘ≪＿ｎ≫、
   ｘ≪＿２＿ｎ≫……ｘ≪＿ｋ＿ｎ≫をそれぞれ乗算する
   手段と、ただしｋ＝（Ｎ−１）／２、ｎ＝１、２、……
   （Ｎ−１）／２、≪ｌ≫＝（（ｌ））−Ｎ・ｈ｛（（ｌ
   ））｝、（（ｌ））＝ｌ・ｍｏｄｕｌｏ・Ｎ、ｈ｛（（
   ｌ））｝＝０；１≦（（ｌ））≦（Ｎ−１）／２、 １；（Ｎ＋１）／２≦（（ｌ））≦Ｎ−１、これ等乗算
   出力の総和と上記入力信号中の第０番入力との和をとる
   手段と、上記（Ｎ−１）／２個の２点複素離散的フーリ
   エ変換における各減算項の出力に上記複素乗算項の虚部
   ｙ≪＿ｎ≫、ｙ≪＿２＿ｎ≫……ｙ≪＿ｋ＿ｎ≫（ｙ＿
   ｎ：ｓｉｎ（ｎ−（２π）／Ｎ））をそれぞれ乗算する
   手段と、これ等乗算出力の総和をとる手段と、その総和
   と上記加算項の乗算及び第０番入力の和とを２点離散的
   フーリエ変換して第ｎ番出力及び第Ｎ−ｎ番出力を同時
   に得る手段とを具備する離散的フーリエ変換器。