JPS6014330A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS6014330A
JPS6014330A JP12110283A JP12110283A JPS6014330A JP S6014330 A JPS6014330 A JP S6014330A JP 12110283 A JP12110283 A JP 12110283A JP 12110283 A JP12110283 A JP 12110283A JP S6014330 A JPS6014330 A JP S6014330A
Authority
JP
Japan
Prior art keywords
circuit
bus
microcode
microprogram
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12110283A
Other languages
Japanese (ja)
Inventor
Harunobu Kinoshita
木下 治信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP12110283A priority Critical patent/JPS6014330A/en
Publication of JPS6014330A publication Critical patent/JPS6014330A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To change a specific field of a microcode which is under execution by latching temporarily the execution result of a microprogram and then selecting a part of the microcode or the latched contents. CONSTITUTION:The microcode is stored in a memory 1 and latched by a latch circuit 2 to be executed by a program executing circuit 3. The field of a bus D of the execution result is latched by a latch circuit 4 via a bus (d) and fed to a selection circuit 5 through a bus (e). Then the circuit 3 produces an indication signal through a line (c) to select the contents of the D bus field of the memory 1 or the contents of the D bus field of the circuit 4. If the indication signal indicates the selection of the output of the circuit 4, the circuit 5 selects the contents of the circuit 4. Therefore the circuit 2 fetches the contents out of the circuit 4.

Description

【発明の詳細な説明】 (利用分野) 本発明は、情報処理装置に関し、特に、その中のマイク
ロプログラム制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Application) The present invention relates to an information processing device, and particularly to a microprogram control device therein.

(従来技術) 第1図は従来のマイクロプログラム制御装置のブロック
図を示す。図において、1はマイクロコード(又はマイ
クロインストラクション)を格納するメモリ、2はメモ
リ1に格納されているマイクロコードをラッチする為の
ラッチ回路、3はラッチ回路2の結果に従がって、マイ
クロコードを実行するマイクロプログラム実行回路であ
る。該マイクロプログラム実行回路3で実行されたマイ
クロプログラムの実行結果のアドレスは、バスaを通っ
て再びメモリ1に供給される。マイクロプログラム制御
装置は上記のようなサイクルでマイクロプログラムの実
行を行なっている。
(Prior Art) FIG. 1 shows a block diagram of a conventional microprogram control device. In the figure, 1 is a memory that stores microcodes (or microinstructions), 2 is a latch circuit for latching the microcodes stored in memory 1, and 3 is a latch circuit for latching the microcodes stored in memory 1. It is a microprogram execution circuit that executes code. The address of the execution result of the microprogram executed by the microprogram execution circuit 3 is supplied to the memory 1 again through the bus a. The microprogram control device executes the microprogram in the cycle described above.

第2図は、この時のマイクロコードのフォーマツ1−の
代表例を示す。図から明らかなJ:うに、マイクロコー
ドはタイプフィールド、Aバス、Bバス、Dバスおよび
オペランドによって構成されている。
FIG. 2 shows a typical example of format 1- of the microcode at this time. As is clear from the figure, the microcode is composed of a type field, an A bus, a B bus, a D bus, and an operand.

これらの構成のうち、タイプはマイクロコードの型を示
すものである。これにより、演算タイプの命令、ブラン
ヂ命令等が決定される。Aバスは、△バスに情報をセラ
]へするレジスタの指定、BバスはAバスと同様に、B
バスに情報をセットするレジスタの指定を行なうフィー
ルドである。一方、Dバスは△バスとBバスの演算結果
を格納するレジスタを指定するフィールドである。
Among these configurations, the type indicates the type of microcode. As a result, operation type instructions, branch instructions, etc. are determined. The A bus specifies the register to send information to the △ bus, and the B bus specifies the register that sends information to the △ bus.
This field is used to specify the register in which information is set on the bus. On the other hand, the D bus is a field that specifies a register that stores the operation results of the Δ bus and the B bus.

また、オペランド フィールドは、A、Bバスとの間の
演算を指定するフィールドである。この内容は、例えば
、OR,ADD、AND等がある。
Further, the operand field is a field that specifies an operation between the A and B buses. This content includes, for example, OR, ADD, AND, etc.

上記の説明から明らかなように、従来のマイクロプログ
ラム制御装置においては、マイクロプログラム実行回路
3の実行結果は再びマイク11コードを格納するメモリ
1に供給される。したがって、従来のマイクロプログラ
ム制御装置はマイクロコードの実行結果により、マイク
ロコードそのものを変更することが出来ないという欠点
があった。
As is clear from the above description, in the conventional microprogram control device, the execution result of the microprogram execution circuit 3 is again supplied to the memory 1 that stores the microphone 11 code. Therefore, the conventional microprogram control device has a drawback in that the microcode itself cannot be changed depending on the result of executing the microcode.

(目的) 本発明の目的は前記した従来技術の欠点を除去し、マイ
クロコードの実行結果にJ:す、現在実行中のマイクロ
コードの特定のフィールドを変えることができるマイク
ロプログラム制御装置を歴世することにある。
(Objective) The object of the present invention is to eliminate the drawbacks of the prior art as described above, and to provide a microprogram control device that is capable of changing specific fields of the currently executing microcode based on the execution results of the microcode. There is a particular thing.

(概要) 本発明の特徴は、マイクロプログラム実行手段から出力
された実行結果を一部ラッチし、マイクロコード格納手
段に格納されているマイクロコードの一部および前記・
ラッチされた内容のいずれか一方を、前記マイク[]プ
ログラム実行手段からの選択指示により選択できるj:
うにした点にある。
(Summary) A feature of the present invention is to latch a part of the execution result output from the microprogram execution means, and to latch a part of the execution result output from the microprogram execution means, and to
Either one of the latched contents can be selected by a selection instruction from the microphone program execution means:
It is in the point that I made it.

(実施例) 以下に、本発明を実施例によって説明する。第3図は本
発明の一実施例を示す。図において、1゜2.3は第1
図と同じ物、または同等物を示す。
(Example) The present invention will be explained below using examples. FIG. 3 shows an embodiment of the invention. In the figure, 1°2.3 is the first
Indicates the same item or equivalent as shown in the figure.

また、4はマイクロプログラム実行回路3で行なわれた
実行結果の特定フィールドをラッチする回路、5はマイ
クロコード格納メモリ1の特定フィールドとラッチ回路
4に格納されている特定フィールドのいずれか一方をマ
イクロプログラム実行回路3からの選択指示信号により
選択する選択回路を示す。
Further, 4 is a circuit that latches a specific field of the execution result performed by the microprogram execution circuit 3, and 5 is a circuit that latches either a specific field of the microcode storage memory 1 or a specific field stored in the latch circuit 4. A selection circuit that selects based on a selection instruction signal from the program execution circuit 3 is shown.

次に、本実施例の動作を説明する。マイクロコード格納
メモリ1に格納されているマイクロコードは、そのフォ
ーマットの中、例えば、タイプ、Aバス、Bバスおよび
オペランドのフィールドはバスbを経てラッチ回路2に
ラッチされる。また、Dバスのフィールドはバスb′に
よって選択回路5に供給される。
Next, the operation of this embodiment will be explained. The microcode stored in the microcode storage memory 1 has formats such as type, A bus, B bus, and operand fields that are latched into the latch circuit 2 via bus b. Further, the field of the D bus is supplied to the selection circuit 5 via the bus b'.

5− ラッチ回路2でラッチされたマイクロコードは、マイク
ロプログラム実行回路3で実行され、その実行結果のD
バスのフィールドはバスdを経てラッチ回路4にラッチ
される。ラッチ回路4の出力はバスeを通って選択回路
5に供給される。
5- The microcode latched by the latch circuit 2 is executed by the microprogram execution circuit 3, and the execution result D
The field of the bus is latched into the latch circuit 4 via the bus d. The output of the latch circuit 4 is supplied to the selection circuit 5 through the bus e.

マイクロプログラム実行回路3は、その後、ラインCを
通して、マイクロコードを格納しているメモリ1のDバ
スフィールドの内容か、またはラッチ回路4にラッチさ
れているDバスフィールドの内容かを選択する為の指示
信号を発生ずる。該指示信号がラッチ回路4の出力を選
択する信号である場合には、選択回路5はラッチ回路4
の内容を選択する。これにより、ラッチ回路2はメモリ
1からの内容ではなく、ラッチ回路4からの内容を取り
込むことになる。このため、結果的にマイクロコードを
マイクロコードの実行結果で変えることになり、汎用性
のあるマイクロプログラム制御装置を構成することが可
能となる。
The microprogram execution circuit 3 then uses a line C to select between the contents of the D bus field in the memory 1 storing the microcode or the contents of the D bus field latched in the latch circuit 4. Generates an instruction signal. When the instruction signal is a signal for selecting the output of the latch circuit 4, the selection circuit 5 selects the output of the latch circuit 4.
Select the content. As a result, the latch circuit 2 takes in the contents from the latch circuit 4 instead of the contents from the memory 1. As a result, the microcode can be changed depending on the execution result of the microcode, making it possible to construct a versatile microprogram control device.

6− (効果) 本発明によれば、マイクロコードの実行結果により、現
在実行中のマイクロコードの特定のフィールドを変える
ことができ、汎用性のあるマイクロプログラム制御装置
を提供することができる。
6- (Effects) According to the present invention, a specific field of the microcode currently being executed can be changed according to the execution result of the microcode, and a versatile microprogram control device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のマイクロプログラム制御装置のブロック
図、第2図はマイクロコードの代表的なフォーマットの
一例を示す図、第3図は本発明の一実施例のブロック図
を示す。 1・・・マイクロコード格納メモリ、2,4・・・ラッ
ヂ回路、3・・・マイクロプログラム実行回路、5・・
・選択回路 代理人弁理士 平木通人 外1名 7− 第1図 第2図 ・第 3 図 =163−
FIG. 1 is a block diagram of a conventional microprogram control device, FIG. 2 is a diagram showing an example of a typical format of a microcode, and FIG. 3 is a block diagram of an embodiment of the present invention. 1... Microcode storage memory, 2, 4... Ledge circuit, 3... Microprogram execution circuit, 5...
・Selected circuit agent Patent attorney Michito Hiraki and 1 other person 7- Figure 1 Figure 2, Figure 3 = 163-

Claims (1)

【特許請求の範囲】[Claims] (1)マイクロコード格納手段、前記手段に格納されて
いる内容をラッチするラッチ手段、およびラッチされた
内容を実行するマイクロプログラム実行手段とを有する
マイクロプログラム制御装置において、前記マイクロプ
ログラム実行手段から出力された実行結果を一時格納す
る手段、およびこの格納結果と前記マイクロコード格納
手段に格納されているマイクロコードの一部とを選択す
る選択回路を具備し、前記マイクロプログラム実行手段
からの選択指示により、前記選択回路が前記実行結果お
よび前記マイクロコード格納手段のマイクロコードの一
部のいずれか一方を選択するようにしたことを特徴とす
るマイクロプログラム制御装置。
(1) In a microprogram control device having a microcode storage means, a latch means for latching contents stored in the means, and a microprogram execution means for executing the latched contents, an output from the microprogram execution means is provided. and a selection circuit that selects between the stored result and a part of the microcode stored in the microcode storage means, according to a selection instruction from the microprogram execution means. . A microprogram control device, wherein the selection circuit selects either the execution result or a part of the microcode in the microcode storage means.
JP12110283A 1983-07-05 1983-07-05 Microprogram controller Pending JPS6014330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12110283A JPS6014330A (en) 1983-07-05 1983-07-05 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12110283A JPS6014330A (en) 1983-07-05 1983-07-05 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS6014330A true JPS6014330A (en) 1985-01-24

Family

ID=14802923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12110283A Pending JPS6014330A (en) 1983-07-05 1983-07-05 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS6014330A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147344A (en) * 1974-10-21 1976-04-22 Hitachi Ltd
JPS52129251A (en) * 1976-04-21 1977-10-29 Hitachi Ltd Information processing unit
JPS54102842A (en) * 1978-01-30 1979-08-13 Hitachi Ltd Microprogram control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147344A (en) * 1974-10-21 1976-04-22 Hitachi Ltd
JPS52129251A (en) * 1976-04-21 1977-10-29 Hitachi Ltd Information processing unit
JPS54102842A (en) * 1978-01-30 1979-08-13 Hitachi Ltd Microprogram control system

Similar Documents

Publication Publication Date Title
JPS6156822B2 (en)
US5123096A (en) Data processor with addressing mode decoding function
JPS6014330A (en) Microprogram controller
JP2511151B2 (en) Data processing device
JPH0895782A (en) Central processor
JP2525492B2 (en) Programmable controller
JPH0218729B2 (en)
JPS6079431A (en) Programmable controller
JPS58200349A (en) Microprogram controller
JP2503634B2 (en) Micro program controller
JPS6278630A (en) Information processor
JPS5842891B2 (en) Meirei Seigiyohoushiki
KR910006841A (en) Data processing unit based on microprogram control
JPS6389930A (en) Microprogram controller
JPS6341092B2 (en)
JPH03144733A (en) Microprogram control device
JPS6155731A (en) Processor provided with condition code discriminating function
JPH05181671A (en) Emulation system for software instruction
JPH0636161B2 (en) Information processing equipment
JPH04167027A (en) Parallel arithmetic processing unit
JPS58225440A (en) Memory controller
JPS6315333A (en) Microprogram sequence control system
JPH0520052A (en) Microgram controller
JPH036735A (en) Data processor
JPH03232019A (en) Information processor