JPS60140718A - 半導体の堆積装置および半導体装置の作製方法 - Google Patents

半導体の堆積装置および半導体装置の作製方法

Info

Publication number
JPS60140718A
JPS60140718A JP59256379A JP25637984A JPS60140718A JP S60140718 A JPS60140718 A JP S60140718A JP 59256379 A JP59256379 A JP 59256379A JP 25637984 A JP25637984 A JP 25637984A JP S60140718 A JPS60140718 A JP S60140718A
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor
semiconductor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59256379A
Other languages
English (en)
Other versions
JPH07114187B2 (ja
Inventor
ヘルムート・フリツチエ
スタンフオード・アール・オヴシンスキー
デービツド・アドラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of JPS60140718A publication Critical patent/JPS60140718A/ja
Publication of JPH07114187B2 publication Critical patent/JPH07114187B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/154—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation comprising at least one long range structurally disordered material, e.g. one-dimensional vertical amorphous superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、新規な合成半導体、半導体構造、該構造を組
み込んだデバイス、並びに該構造及びデバイス合成方法
に係る。本発明は、予め選択された特徴を有する領域を
形成ずろべくアモルファス材料の多重薄層を堆積するこ
とにより、既知の半導体デバイス及び堆積装置の限界を
克服するものである。新規デバイス構造は、複数の無秩
序半導体材料層を有ずろ少なくとも１個の領域を含んで
いる。多重層の組成を変えることにより、所望の適用に
適した材料特性が得られる。定義により非周期的なアモ
ルファス半導体材料は、本発明によると、相互にデバイ
スの領域を形成するように周期的に配列された層から形
成され得る。各層の材料及び層の配列を選択することに
にす、選択的特性を有するデバイスが形成できる。
複数の層は、蒸着、スパッタリング及びプラズマ堆積の
ような各種の堆積技術により形成され得る。製造された
新規構造は、例えば光導電性寿命の大幅な延長など多数
のデバイスに適用できる新規でかつ望ましい特徴を備え
ている。以下、材料及び構造の製造装置の好適具体例に
ついて説明する。
以下に記載する新規構造の各々は、各多層相伝に少なく
とも１個の無秩序半導体層を含んでいる。
「多層組」なる語は、２個以上の層を含む群の意である
。多層組は、本発明の多層構造を形成するために複数回
反復され得る。新規構造は、１個の構造を形成するため
に相互に積層された複数の異なる層相を更に含み得る。
「無秩序、」なる語は、アモルファス、微結晶、多結晶
又はそれらの組合わせであるかを問わず、全非結晶材料
の意である。無秩序材相の主要な特徴は、短距離秩序性
を含む場合もあるが、＋４　ｉ’ｌに長距離原子無秩序
性が存在（７ているという点にある。層及び層相の周期
性は、層内の無秩序材料を調節゛４゛るために使用され
得ろ。
第１図は、本発明の組成変調、即し多層半導体材料構造
を形成し得る堆積装置１０のは体側を示している。装置
１０は、基板モジコール１６により相Ｔ１：に絶縁され
た１対の堆積チャンバ１２及び１４を含んでいる。堆積
チャンバ１２及び１４（」、同−又（」異なる型の例え
ばスパッタリング又は蒸着チャンバであり得、或いは同
一チャンバ内で別々に異なる材料を堆積し得る。便宜」
−１第１図及び第２図を参照しながらプラズマ堆積構造
の−１一部チャンバ１２のみについて説明する。
チャンバ１２はベースプレート２０を含むベースプレー
トアセンブリ１８を備えており、残りのチャンバエレメ
ントは該ヘースプレ−１・に取付１］られている。ベー
スプレートには環状四部２４を有する保持リング２２が
取付１Ｊられており、凹部にはチャンバ壁２６が配置さ
れている。チャンバ壁は、ガス流通及び観察モジュール
３２と気密に係合するべく環状ｉＭ部３０を備える密封
フランジ２８を含んでいる。
チャンバ１２は、電極アセンブリ３４を含んでいる。
電極アセンブリ３４は、電極支持シリンダ３８に取付ζ
″Ｊられた電極ボルダ３６を備えている。シリンダ３８
は、ベースプレート２０に取付けられておりかつ相互に
電極通路４４を形成する１測具」−のリング４０及び４
２に取付けられている。リング４２は、シリンダ３８を
ベースプレート２０から電気的に絶縁し得る。
ベースプレート２０は、好ましくはベースプレートに装
着されておりかつ電極ホルダ３６及びシリンダ３８を保
護する暗空間シールド４６を更に備えている。
ノールド４６は、必要に応じて洗浄を容易にするために
分離下部４８（第２図）を含み得るが、一体向構造でも
よい。
電極ボルダ３６は、ウェル４９に設置された加熱器カー
トリッジ（図示せず）により加熱され得る。スパッタリ
ングにチャンバ１２を使用する場合、ターゲツトは電極
ホルダ３６に配置される。プラズマ又はスパッタリング
堆積用ランオ周波数又は直流電流は、リング４０を介し
てシリンダ３８に連結されている。更に、ホルダ３６の
冷却は通路４４を介して行なわれ得る。
第３図は、カス流通及び観察モジ、−ル３２を詳しく示
している。モジコールは、環状溝部５４を含む」二部密
封シリンダ５２を有する外壁５ｏを備えている。フラン
ジ５２及び５４は、堆積チャンバ１２のフランジ２８及
び溝部３０と気密に係合する。好ましくは、システム１
０の組立分解を容易にしながらユニット間を完全に密封
するために、０リンク゛５６又は他の密封部材が溝部３
０及び５４に係合させられる。チャンバ１２は他の型の
チャンバに換え得ろ。図例では、１個以上の基板を挿入
又は除去するために堆積領域と容易に接触することがで
きる。
モジュール３２は、基板モジコール１６に取イ」けられ
た丁部環状リング５８を備えている。モジュール３２は
、少なくとも１個の反応ガス流入ボート６０と少なくと
も１個の排出ボート６２とを備えている。
好ましくは、モジュールは少なくとら１個、好ましく（
３２個の観察ボートアセンブリ６４及び６６を備えてい
る。アセンブリ６４及び６６は、堆積された材料層の厚
さ測定を含む堆積工程の視覚的測定及び監視用に使用さ
れ得る窓６８を備えている。窓を除去し、堆積工程の監
視又は補助用として同調レーザ又はプローブ等の他の手
段をボートアセンブリ６４及び６６に挿入することもて
きる。レーザは特定の反応ガス混合物の膜を堆積させる
ように同調され得ろ。ツヤツタを使用して反応カス又は
該ガス混合物のモジュール内流入を調節してもよい。
第１図及び第４図は、基板モジコール１６を詳示してい
る。モジュール１６は、モジ１．−ル３２のリング５８
が装着されている外側密封リング７０を含んている。リ
ング７０は、ガス流入部品即ぢ管７６を収容する拡大部
７４を有する通路７２を備えている。ガスは好ましくは
アルゴン又は、チャンバ１２及び＋　４１ｉｉ１の汚染
を妨げるべくモジ、−ル１６内で掃気ガスとして使用さ
れる他の不活性ガスである。カスは、排出部品即ち管を
収容する拡大部８０を含む通路７８を通って排出される
。
リンク７０は、基板ホルダ８８の軸上の一方の側に配置
されているロッド８６を挿通■しめる通路８４を更に備
えている。ロッド８６は、基板ホルダ８８を手動で回転
させるために使用され得ろハンドル９０を露出端部に備
えている。ロッド８６は好ま＋、　＜はボートアセンブ
リ６４及ｑ６６の一方に配置されたタイマ、又は膜厚モ
ニタに応答して駆動されるモータであり得る。ロッド８
６は、通路８４の拡大部９４に配置されたブシユ９２を
介して通路８４に気密に挿入される。
基板ホルダ８８は、１測具−１−の基板９８が配置され
る１側辺」二の平坦部９６を備えている。基板９８は外
部手段により加熱され得、或いは基板ホルダ８８は例え
ばロッド８６により調節される加熱器（図示せず）を備
え得る。基板ボルダ８８け、１対の環状密封ブシユ１０
０及び１０２に気密かつ回転可能に装着される。ブシユ
１００及び１０２は、リング７０に形成された凹部対１
０４及び１０６に対向するように配置されており、リン
グ７０に装着された１対の保持リング１０８及び１１０
により定位値に保持されている。
チャンバ１４は」二連のようにチャンバ１２に類似して
いる。もっとも、チャンバ１２と異なる方法で機能する
ようにチャンバ１４を設計してもよい。チャンバ１４は
同様に、モジコール３２と実質的に同一であり且つモジ
ュール３２と対向するようにモジュール１６に取付けら
れたガス流通及び観察モジ、−ル１１２を含んでいる。
動作中、基板９８は、基板をチャンバ１２又は１４の一
方に配置するへく回転させら１１．ろ基（反ポ）１ノダ
８８に配置される。所定の時間又（」所定の膜ＩＩ７に
達４−るまて該ヂートンバ内の基板９８に月１！１が堆
積されろ３゜次に、ボルダ８８を回転゛さ■、別の材料
の層を堆積できるように対向チャンバに基板９８を配置
する。
チャンバ間に時系列パターンで２Ｆ、板を往復させるこ
とにより、多層が形成される。このような多層は、別の
型の装置、別の反応カス混合物を（史１１１シても、更
にはパワー、温度及び庄カ条件を相り二に変化させ、全
く別の条件を使用しても堆積されｉＫ７る。従って、積
層材料の組合わせの種類（Ｊ実質的に無制限である。
チャンバに供給されるガス組成を適宜変更または調節す
ることにより、各チャンバ内で基板９８に２種類以上の
材料層を順次堆積させろことができる。順次層は、各チ
ャンバ内で複数の制御ソースを使用することによっても
堆積可能である。膜厚は各チャンバ毎に個別に調節でき
、積層複合構造内で変化できるので、堆積層の膜厚は種
々に変化可能である。
例えば構造は、夫々Ａ層及びＢ層からなる２ｏｏ乃至４
００個の材料対の互層から形成され得る。３個の反復層
、Ａ、Ｂ及び０層から成る多層相を堆積させてもよい。
必要に応じて、それ以上の反復層パターンから１群を形
成することもできる。基板は、金属、ガラス、水晶、結
晶シリコン等、実質的に任意の材料から形成できる。
新規構造は、ｓ　−ｉ　−５−ｊ−ｓ等のような構造を
形成するべく、酸化物又は窒化物等の絶縁体層と例えば
半導体から成る非酸化物層との交互層から形成され得る
。５−ｉ−ｓ−ｉ、、、構造は、絶縁体層に陽イオン又
は陰イオン又は中性原子を配合することにより電荷「ド
ーピング」を形成し得る。例えばＳ　＋　３Ｍ　４又は
Ｓｉｎ、をプラズマ堆積させることにより形成された絶
縁体交互層は、スパッタリング、蒸着、又は層上に最終
電荷が残るように例えばボート６４及び６６の一方から
注入することにより、堆積中に原子又・はイオンをドー
プされ得る。こうして、電荷転送メカニズムにより隣接
半導体層が［トープ−１され得ろ。半導体互層が堆積半
導体の電荷遮蔽長に比較して薄い場合、絶縁層内の電荷
は半導体層の電位を実質的に均一に変化させろ。その結
果、半導体層内のフェルミ９位が−Ｊ−昇又は低下する
。従って、一方の層が電荷ドナー、一方が電荷アクセプ
タとして機能するので、構造の導電特性は従来の代替ド
ーピングなしに実質的に変化し得る。例えば、全構造が
中性の場合、交互層が負に荷電されると、アモルファス
即し無秩序半導体層は正に荷電される。正電荷は主に半
導体層中を均一に分布されろ。フェルミ準位は価電子帯
に向かって移動し、半導体層はｎ型即ち正孔を伝導する
。従って、層の種類及び膜厚を選択することにより、ド
ーパント不純物を付加せずに導電率を調節するこ七が可
能である。半導体層に実質的な不純物ドーパントが導入
されないので、層は比較的欠陥が少なく、従って、光導
電率、キャリア寿命及び拡散長が増加し、その他優れた
半導体品質が得られる。
他方、互層を正に荷電すると、半導体層は負に荷電され
る。層が半導体の遮蔽長に比較して薄い場合、負電荷は
本質的に半導体層内に均一に分布される。半導体内の電
位分布がこのように変化する結果、フェルミ準位は伝導
帯に向かってシフトし、半導体層内にはｎ型即ち電子が
伝導される。
更に、この結果は実質的な不純物ドーパントを添加せず
に達せられ、そればかりか層は正に荷電された絶縁層に
近接することによりドープされる。
半導体層の電子特性は上述のように優れている。
このように本発明は、本質的に、実質的なドーピングに
より導入される欠陥を含まないアモルファス半導体層の
無欠陥重子ｎ型又はｐ型ドーピング方法を提供するもの
である。アモルファス層は多数のアモルファス材料例え
ばアモルファスシリコン、ゲルマニウム、炭素又はこれ
らの混合物で有り得、フッ素及び／又は水木を含み得る
。アモルファス材料はＳｅ、Δ５２Ｓｅ３及びそれらの
混合物を含み得る。
正又は負に荷電された交−互層材料及び添加剤の選択は
半導体層材料の選択により決定される。動作機能、即ち
互層の負性が半導体層より大きい場合、一般に交互層は
負に荷電され、半導体材料は正に荷電される。交互層材
料の動作機能の負性が半導体材ネ」より小さい場合には
一般にこの逆である。
層の化学量的偏差（よ交互層の荷電欠陥を生じるので、
該偏差を調節することにより交互層の荷電状態を変える
ことができる。荷電欠陥は、アルカリ金属イオン、希土
類金属イオン、遷移金属イオン等の添加剤を少量添加又
は注入することにより、或い（Ｊ周期表の高位族原子、
例えばＰ、ＣＩ又はＯ，Ｓ。
Ｓｅ、Ｔｅ又はＰ、Ａｓ又はｓｂ等を添加することによ
っても形成できる 本発明で使用できる絶縁体層材料は５ｎＯｔ　、　１ｎ
ｓｎＯＸ。
Ｓ　＋　ＣＸ、　Ｓ　＋　Ｎ　Ｘ、　Ｓ　ｉ　０２−　
Ｓ　＋　ＯＸ、　Ａ　Ｉ　２０３　、　Ｍ　ｇ　Ｏ、Ｎ
　＋　ＯＸ及び他の遷移金属酸化物、アルカリハロゲン
化物、アルカリ希土類ハロゲン化物等、広い禁制帯幅を
有する材ネ゛１である。アモルファスＧｅやアモルファ
ス５ｌ−Ｇｅ合金のように中程度の禁制帯幅を有する材
料を使用することもできる。半導体層として水素及び／
又はフッ素を含むアモルファスシリコンを使用する場合
、八５２Ｓａや層間に負性差をもたらす他のアモルファ
ス半導体が交互層として使用され得る。
半導体及び金属との交互層から別の型の構造、即ちｓ　
−ｍ　−ｓ　−ｍ　、を形成することもできる。この構
造はアモルファスシリコンの別の「ドーピング」方法を
提供し得る。例えば、約５０人のアモルファスシリコン
−フッ素−水素又はシリコン−水素合金層中にたとえば
ＡＩ、Ｇａ又はＩｎ等のドーパント成分を散在させ得る
。ドーパントは単一チャンバを汚染するので、この構造
は単−千七ソバは単一ガス５−ｍ−５−ｍ、、、構造は
、Ｘ線分散構造での使用に適した材ネ１及び層からも形
成できる。この組合イっせシステムは、Ｘ線分散及び反
射用に形成され得る型の材料層において半応性が大きい
。
更に別の種類の材料として、ｐ−ｎ−ｐ−ｎ、　、　、
又はｐ−１−ｎ−１−ｐの」；うなｎドープ及びｐドー
プ構造も考えられる。このような構造を形成する場合、
最適パラメータを有するｎ型材料層と最適パラメータを
有するｎ型材料層とが互い違いになるようにｎ型層及び
ｐ型層を完全目っ個々に調節することが可能である。積
層構造はキャリアドリフト／電界効果移動度が大きいの
で、キャリア寿命及びフォトキャリアの寿命が著しく延
び、寿命時間中の光導電性が増加する。この効果は、ｎ
型層とｐ型層との間の内部電界が光励起電子と正孔とを
分離する結果、得られるものである。正孔と電子とは多
層構造中で分離され且つ空間的にトラップしていると考
えられるので、それらの再結合の可能性は著しく減少す
る。該構造の禁制帯幅は互層の種類、厚さ、キャリア濃
度等により決定される有効禁制帯幅である。電子的及び
光学的特性は、それらの決定因子を必要に応じて変える
ことにより調節できる。
第５図は、本発明装置及び方法及び製造された構造の変
形例を３個のチャンバ堆積装置１１４を用いて詳示して
いる。装置１１４は３個の堆積チャンバ１１６．１１８
及び１２０を含んでいる。チャンバは第１図及び第２図
のチャンバ１２及び１４と同様であるが、各チャンバは
上述のような別の型の堆積システムであり得る。
各チャンバ】１６．１．１８及び１２０は少なくとも１
個の各堆積ガス人口１２２．１２４及び１２６と、少な
くとも１個の各排出口１２８．１３０及び１３２を備え
ている。図面は基板ホルダ１３４の周囲のシール及び排
出システムを図示していないが、該基板ホルダは３個の
堆積位置力ｑ測具上の基板に形成水れている点を除き、
モジュール１６と同様である。各堆積位置の時間単位を
等しくするなら、少なくとも３個の別個位置１３６が形
成され得る。好ましくは、多層構造の１個の層が各位置
で同時に堆積されるように、３個の基板がホルダ１３４
に配置される。従って、装置１１４はＡ、Ｂ及びＣ型の
３個以上の多層構造組を同時に製造することが可能であ
る。更に、該装置は１種類の材料からなる２重層を形成
するために使用することも可能であり、必要に応じて２
種類の異なる型の堆積チャンバを使用して同一の材料を
堆積させることもできる。更に、既述したように、例え
ばシャッタ及び／又は予備混合により各チャンバ内のガ
ス組成を変更又は調節することができ、及び／又は複数
の蒸着源を使用して構造を形成することもできる。
第６Ａ図は、多層半導体材料１１３の側断面図である。
構造は、例えば層対Ａ及びＢであり得る複数の層１３８
ａ、ｌ３８ｂ、］３８ｃ、、、、を含んでいる。各組部
ち層対は、層相間の距離に相当するスペーシング又は距
離ｄを有する。既述１．たように、ｐ−ｎ−ｐ−ｎ構造
を形成する場合、Ａ！Ｊニ一方の導電型の半導体材料で
あり得、Ｂは逆導電性型の第２の半導体祠料であり得る
。Ａ、Ｂ及び０組を有する構造はｐ−１−ｎ−ｐ−ｉ　
−ｎ等であり得る。又、Ａを半導体とし、Ｂを金属、固
定電荷の大きざ及び／又は極性の異なる月利又は別の導
電型月利とすることもできる。多層構造全体は、以下に
述べるような半導体デバイスの１部分以上を形成し得る
。多層構造全体は、各層相の個々の層の種類及び厚さに
より決定及び調節される半導体特性を有する。
第６Ｂ図のボテンシャルエネルギ波形図は鋭角的な層間
遷移効果を示している。ガス分解又は他の薄膜成長式材
料堆積方法の速度に応じて、より漸次的なボテンシャル
エネルギ分布遷移が存在し得るが、中間的なケースを第
６Ｃ図のポテンシャルエネルギ波形図により示している
。この構造では、層間の遷移は膜厚の限定的部分を占め
ている。第６Ｄ図のボテンノヤルエネルギ波形図はより
極端なケースを示しており、ここでは層間遷移領域は連
続的に変調されたポテンシャルエネルギ分布を有する構
造を形成ずろべく膜厚全体に延在している。
各構造？こおいて、構造全体の周ｊυ１性は、構造のＢ
ｒａｇｇ反射のＸ線回折測定から決定され得る。第６１
７図のボテノンセルエネルギ波形図に示すように更に広
い遷移領域も可能である。このように層間遷移が非常に
漸次的であると周期的ボテンシャルエネルギ変化の振幅
は減少する。極端なケースは、ポテンシャルエネルギ分
布の未変調層を含まない飼料の場合である。このような
ケースを第６Ｆ図の直線状ボテンシャルエネルギ波形図
で示した。
本発明の半導体構造はあらゆるデバイスで使用できろ。
第７図はｐ−１−ｎ型太陽電池１４０を示している。単
一セル１４０の爪板１４２には、ｎ型セクション又は領
域１４４、真性領域１４６及びｐ型萌域１４８が形成さ
れている。領域１４４．１４６および１４８は層と称す
ることが多いが、用語の混乱を避ｉ−］るためにここで
はセクション又は領域と称する。各領域１４４，１４６
及び１４８は一般に単−祠本・ｉ型であるが、領域１４
４．１４６及び１４ｇの１測具−１−，が多層構造であ
り得るような本発明構造においては、各領域は１００個
以」二のオーダの層を含み得る。従って、ｐ−１−ｎ型
セル１４０の単−導電型部分即ち層は、本発明の多層構
造のどの層よりも著しく厚くなる。
第７図に示すように、光１５０はｐ壁領域１４８を通っ
てセル１４０に送られる。該セル１４０はｎ型ドーパン
トを導入された領域１４４と、ドーパントを導入されて
いない真性領域１４６と、ｎ型ドーパントを導入された
領域１４８とを有する補償型シリコン又はゲルマニウム
ベース合金をプラズマ堆積するシステムにより形成され
得る。単一セル＋４０の場合、１．５ｅＶの禁制帯幅が
最適であり、セルに衝突する太陽光を最も効率的に変換
できる。
一般に、フッ素渣び／叉は水素を含むノリコンベース合
金を使用する場合、真性領域＋４６の有効禁制帯幅は１
．７ｅＶ以上である。水素綺ひ／又はフッ素合金成分（
」、従来技術で知らイ１ているように合金の電気的特性
を増加ざゼる状態密度低下成分である。フッ素は状態密
度低下成分として特に有効である。更に、」−述のよう
に、ｐ領域１４８のドーパントとして好ましくはジボラ
ンが使用される。ノボランをドープすると、「窓」領域
１４８の禁制帯幅を１．７ｅＶ未汎に効果的に減少し得
るように領域１４８の合金を十分減成させることができ
る。従って、セル１４０は窓領域が減成されていない場
合に想定されるほど効率的ではない。好ましくは、領域
１４８の禁制帯幅（Ｊ少なくとも１．８ｅＶ、好まｌ、
　＜は約２゜ｅＶとずべきである。
第７図の具体例に従う本発明の多層構造を使用すること
により所望の禁制帯幅構造が得られる。
ｐ壁領域１４８の厚さは一般に約２００人であり、本発
明によると、領域１４８は第６Ａ図と同様の多層構造で
あり得ろ。対の各層Ａ及びＢは禁制帯幅を増加するへく
厚さ３０Å以下であり得る。層Ａ＋よ、フッ素及び／又
（Ｊ水素を含んでおり、メタン（Ｃ１１４）及び／又は
ンポラン（Ｂ２１ｆ６）を添加されたシリコンベース合
金から形成され得ろ。層Ｂは層への祠ネ１とアンモニア
（Ｎｌ１３）とを含み得る。この構造は飼料の禁制帯幅
を有効に増加させ、フェルミ準位が価電子帯に向かって
ソフトするので、導電率が増加する。
又、半導体層Ａに不純物を導入せずに近接ｌ・−ピング
により５−ｉ−ｓ−ｉ構造を使用することもできる。
更に、チャンバ１２及び１４で交互に堆積するべく堆積
中に基板９８を順次回転させることにより、又は堆積中
に単一チャンバにカス注入することにより装置ＩＯ内で
多層構造を形成することもできる。
本発明の構造を使用すると、領域１４６はフッ素及び／
又は水素を含むソリコン及び／又はゲルマニウムベース
合金、たとえば雇人から形成され得る。８層はΔ層と同
一の成分に加えて、アンモニア（ＮＵ、）又は二酸化シ
リコンを含み得る。このような構造を選択することによ
り、種々の効果が生じる。例えば領域１４６の禁制帯幅
が増加し、バンドエツジがより鋭くなる。シリコンベー
ス合金の禁制帯幅は１．７ｅＶ以上まで増加オろが、バ
ンドエツジがより鋭く（テイルが減少）なるため■。Ｃ
が増加し、従って、デバイスを劣化させる５ｔａｅｂｌ
ｅｒ−Ｗｒｏｎｓｋｉ（Ｓ−Ｗ）効果は現れず、光導電
率は増加する。従って、少量の光がより効率的に変換さ
れる。ゲルマニウムベース合金の場合、禁制帯幅は一般
に１．２ｅＶのオーダであるが、禁制帯幅７ｉ）層をイ
τ１加することにより単一セル１４０の禁制帯幅は最適
値の１．．５ｃＶまで増加オろことができろ。
第８図は、基板１５６＋−に形成された第１のセル１５
４を有するタンデムセル型デバイス１５６を示している
。第２のセル１５８は第１のセル１５Ｌｌ−に形成され
ており、必要に応じて第２のセル１５８−ｈに第３のセ
ル１６０が形成され得る。各セル１５４．１５８及び１
６０はセル１４０と同様のｐ−１−ｎ（又はｎ−１−ｐ
）型セルであり得る。セルの１個の少なくとも１個の領
域は、本発明の多層構造から形成され得る。タンデムデ
バイス１５２の最上部のｐ型（又は逆の場合ｎ型）領域
は、セルの光の窓を形成するべく本発明の多層構造から
形成され得る。本発明の多層構造を含まないシリコンベ
ース合金セル１５４の禁制帯幅は約１７ｅＶである。多
層セル１５４の禁制帯幅は１．４乃至１．５ｅＶに設定
され得る。第２のセル＋５８は、本発明の多層構造を含
まないノリコンベース合金セルから形成され得、その禁
制帯幅は約１．７ｅＶである。この構造により有効なタ
ンデムセル型デバイス１５２が形成され得る。シリコン
ベース多層構造を含むセル＋５８の禁制帯幅は１．９乃
至２．１．ｅＶであり得、上記の利点に加えて高効率型
タンデムセルデバイスを形成できる。禁制帯幅１９乃至
２．ＩｅＶの第３の多層シリコン合金ベースセル１５８
を（＝１加することにより強化型３セルデバイスを形成
することもてきる。
又、セル１５４は本発明のゲルマニウムベース合金多層
構造を含み得る。
性能を向−１ニさせるために、デバイス１５２にノリコ
ン−ゲルマニウムベース多層合金セルを使用することも
できる。シリコンベース材料の場合、飼料の禁制帯幅を
減少させるためにゲルマニウム又は錫等の禁制帯幅減少
成分を添加してもよい。又、禁制帯幅を増加するために
、炭素又は窒素等の禁制帯幅増加成分を添加してもよい
。総じてこれらの成分を禁制帯幅調節成分と称オろこと
ができろ。
調節成分は堆積中に非常に少量を実質的に原子層中に放
出され得る。その結果、調節成分周囲の他の積層材料竜
の原子比が増加するので、構造中の調節成分の化学結合
が促進される。
本発明の多層構造は価電子帯及び伝導帯を別個に調節す
ることが可能である。２個の反復層Ａ及びＢからなる１
組において、この調節は第６八図の説明中で示したにう
に層Ｂの性質及びドーピングを変えることにより行われ
る。層Ｂの禁制帯幅を半導体雇人より広くし且つｐ型度
を強くした場合、多層構造の伝導帯端部は価電子帯端部
よりも増加する。
この効果を利用してｎ型半導体をｎ型半導体に変換する
ことができる。同様に、層Ｂのｎ型度がＡ層よりも強い
場合、価電子帯端部の減少度（Ｊ伝導帯端部の増加度よ
り犬となり、ｎ型度のより強い多層構造が形成される。
この選択により、構造の有効禁制帯幅を調節することが
できる。」二連のように、不純物非ドープ半導体層の導
電型は隣接層型により制御され得る。この結果、ｐｎ及
びｎｐｎ型デバイス、例えば整流器及びバイポーラ型ト
ランジスタを形成することができる。ｐｎ接合デバイス
は、ペルヂエ電圧が大きいため、高効率のｐｎ熱電デバ
イスを構成し得る。
］−述のようにキャリアドリフト／電界効果移動度を増
加し得る多層材料ではバンドエツジをより鋭くできるの
で、改良型薄膜トランジスタ（ＴＰＴ）を形成すること
ち可能てある。更に、多層構造の使用ニよりバンドエツ
ジがより鋭くなると、酸化物／絶縁体に限定されること
なくシリコン−絶縁体界面を形成することができろ。−
・例として、Ｓｉ３Ｎ４を５ＩＩＩＸに移行させ、その
」−に多層１１１￥造を形成することが可能である。第
９図の具体例１６２はソース及びドレーン電極をトラン
ジスタに組込んだ例である。トランジスタ＋６２は、金
属、金属性又は高濃度にドープされた半導体領域１６４
を含んている。
上述のように形成された領域１６４の−にに絶縁体領域
１６６が形成される。絶縁体１６６上にはソース＋６８
及びドレーン１７０が形成されている。更に半導体領域
１７２を形成することによりトランジスタ１６２が完成
する。各領域１６４．１６６．１６８．１７０及び１７
２は本発明の多層構造を含み得る。
第１０図の本発明の多層構造を使用することにより改良
型受光デバイス１７４を形成することもてきる。受光デ
バイス１７４の抵抗はデバイスに衝突する光の量と共に
変化する。合金領域１７６の禁制帯幅は受光デバイス１
７４の用途に応じて調整される。
合金領域１７６は金属基板電極−ヒに形成されており、
電磁輻射を透過し得る透明頂部電極＋８０を備えている
。合金領域＋７６は好ましくはドープされていない実質
的に真性の領域１８２と多量にドープされた領域１８４
及び１８６とを備えている。ドープ領域１８４及び１８
６は同一の導電型であり、夫々電極＋８０及び１７８と
の間に低抵抗のオーム接触を形成している。
各領域及び１７８．１８０．１８２．１８４及び１８６
は同様に本発明の多層構造から形成され得る。励起エネ
ルギの増加と」二連のような光導電率の増加との効果が
相俟って明暗比を著しく増加する結果、暗導電率は減少
する。
既述したように、３個の材料Ａ、Ｂ及びＣ又は４個以上
の材料から２個の材料層Ａ及びＢの組を選択して使用す
ることにより本発明方法に従い材料を堆積することがで
きる。他方、祠ネ」パラメータを調節するために必要に
応じて各層Ａ及びＢに所定の原子又は原子群を挿入する
こともできる。該原子群は１種類の原子又は数種類の原
子から形成され得、バルク中で組成を変えることもでき
る。該原子又は原子群は、例えば装置１０のボートアセ
ンブリ６４又は６６の１個を介して順次挿入され得、材
料堆積に伴って局在部位を変化させるべくレーザ励起を
含み得る。更に、材料多層構造は上述よりも複雑にオろ
ことができ、例えば各層及び層相間に一定又は不定のス
ペーシングを設（Ｊて５個の層材料Ａ　、　Ｂ、Ｃ，＋
１．Ｃ，Ｄ、Ｃ，Ｅ等の配列で形成オろことも可能であ
る。不定スペーシングを使用すると連続的に１町変な無
秩序が得られ、アモルファスであっても弔−材料領域の
場合には構成原子の原子寸法が不定であり立体的化学構
造が限定されるのてこのよ−うな無秩序は得られない。
１個の層は、一般に合成結晶及び天然結晶形の層を形成
し得ろ材料を使用できる。例えば、シリコン又はノリコ
ン合金層間にグラファイトが堆積され得る。
本発明の方法はアモルファス光起電力材料のドーピング
又は光起電力材料中の禁制帯幅の所望の変更、所望の熱
及び電気的伝導特性を得るべく熱電材料中のフォノンと
電子との関係の調節、及び所望の部位数及び種類を得る
べく触媒作用を行うための新規方法として使用すること
ができる。該材料の最適特性は、電気的特性の変化と無
関係に変えることができる。全複合多層材料マトリクス
中に原子又は原子群を配置することにより単一異方性効
果を形成する手とができる。層は、誘電又は吸光特性の
変更、電気絶縁の形成、又は電気接続の形成に使用でき
る。層間の材料拡散を妨げるべく多層構造中の応力変形
を軽減するため、又は層界面の界面状態及び欠陥を減少
させるためには、付加層を形成することが望ましい。
既述したように、第１図乃至第４図の２ヂヤンバ型装置
１０は、３個以上の異なる層相ネ：１を含む周期的又は
非周期的アモルファス半導体多層構造を形成し得る。基
板９８がチャンバ１２にある間、ライン６０又は分離供
給ライン中のプラズマ供給ガス又はスパッタリングガス
の組成は、＋４’　１４．　Ａを所望の膜厚に堆積する
のに必要な時間中、一定に維持され得る。次に、ガスの
組成は層Ａ」二に材ＩＥＩＢの層を堆積するべく所定時
間の間、変化させられ得る。
層は供給ガス混合物を徐々に変化させることにより必要
に応じて移行し得る。ガス組成を第３の組成に変えるこ
とにより材料層Ｃを堆積することができる。同様又は別
の順序でチャンバ１４内で層堆積を実施することができ
る。更に、蒸着、イオンビーム注入又はスパッタリング
を使用するか又はプラズマ技術と組合わせることも可能
であり、これらの方法は必要に応じて例えばシャッタに
より調節できる。
本発明はアモルファス材料層に限定されない。
例えば、アルカリハロゲン化物又はアルカリ希土類ハロ
ゲン化物を使用する場合、層は一般にアモルファスでは
ない。
【図面の簡単な説明】
第１図は本発明の堆積装置の一興体側を示す断面図、第
２図は第１図の具体例の堆積チャンバ部分の一部断面斜
視図、第３図は第１図の具体例の観察ボート／ガス導入
部分の斜視図、第４図は第１図の具体例の基板堆積部分
の一部断面斜視図、第５図は本発明の堆積装置の第２具
体例を示す断面図、第６Ａ図は本発明の多層構造の一部
を示す断面図、第６Ｂ乃至第６Ｆ図は本発明の多層構造
の断面図及び該構造の有効変調エネルギポテンシャルの
模式図、第７図は単一セル光起電力デバイスの断面図、
第８図はタンデムセル型光起電力デバイスの断面図、第
９図は薄膜電界効果トランジスタデバイスの断面図、第
１０図は受光デバイスの断面図である。 １０．１１４・・　・堆積装置、１２，１４，１１６．
１１８，１２０・　・堆積チャンバ、１６・・・基板モ
ジコール、１８・・・ベースプレートアセンブリ、２２
，１０８，１１０・・保持リング、２４・・・・・環状
凹部、２６・・　チャンバ壁、２８．５２・・・・・密
封フランジ、３Ｑ、５４・・・環状溝部、３２・・・ガ
ス流通及び観察モジ、−ル、３４　・−電極アセンブリ
、３６・・・・・・電極ホルダ、４０．４２．７０・・
・　リング、４６・・・・シールド、６０，１２２，１
２４，１２６・・・　流入ボート、６２．１２８，１３
０，１３２・・・・・・排出ボート、６４　、８６・・
・観察ボートアセンブリ、７０・　・密封リング、８６
・　・ロッド、８８，１３４・・・・・基板ホルダ、９
０・・・・・・ハンドル、９２、１００．１０２・・　
ブシユ、９８．１４２，１５６　・・基板、１４０・・
・・・単一セルデバイス、１５２・・・・・タンデムセ
ルデバイス、１６２・・・　トランジスタ、１７４・−
・受光デバイス。 Ｆ／Ｇ５ 第１頁の続き ０発　明　者　デーピッド・アドラー アメリカ合衆国、マサチューセッツ・０２１７３．レキ
シントン、ニツカーソン・ロード・１０

Claims (1)

  1. 【特許請求の範囲】 （１）相互に積層された複数の層を含む多層半導体から
    構成される改良型半導体構造において、層の少なくとも
    １個が無秩序半導体材料を含む第１の層材料から形成さ
    れており、少なくとも第２の層が第１の層材料と異なる
    導電型、固定電荷の大きさ及び／又は極性及び／又は禁
    制帯幅を有する材料より成るグループから選ばれた材料
    から形成されている半導体構造。 （２）多層半導体が、ｎドーパント成分を含むｎ導電型
    領域とｎドーパント成分を含むｎ導電型領域との連続堆
    積領域から成る多領域構造の少なくとも１個の領域を形
    成している特許請求の範囲第１項に記載の半導体構造。 （３）　ｎトープ領域とｎトープ領域とのｎ３１に、ｐ
    又はｎドーパンＩ・成分を含まない真性アモルファス半
    導体合金領域が堆積されている特許請求の範囲第２項に
    記載の半導体構造。 （４）第１の層材料がシリコンと少なくとも１個の禁制
    帯幅調節成分とを含んでいる特許請求の範囲第１項に記
    載の半導体構造。 （５）第２の層がノリコンと、窒素及び酸素の少なくと
    も一方とを含んでいる特許請求の範囲第４項に記載の半
    導体構會。 （６）第１のＲ（４月か少なくとも１個の状態密度低下
    成分を含んでいる特許請求の範囲第４項に記載の半導体
    構造。 （７）第１の層材料がゲルマニラ！、と少なくとも１個
    の禁制帯幅調節成分とを含んでいろ特許請求の範囲第１
    項に記載の半導体構造。 （８）第２の層がノリコンと、窒素及び酸素の少なくと
    も一方とを含んでいる特許請求の範囲第７項に記載の半
    導体構造。 （９）第１の層材料が少なくとも１個の状態密度低下成
    分を含んでいる特許請求の範囲第７項に記載の半導体構
    造。 （１０）第１の層材ネ：１がシリコンを更に含んでいる
    特許請求の範囲第７項に記載の半導体構造。 （１１）多層構造が少なくとも１個の固定導電性型領域
    を形成している特許請求の範囲第１項に記載の半導体構
    造。 （１２）該領域がｐｎ接合デバイスを形成するべく逆導
    電性型領域に隣接して配置されている特許請求の範囲第
    １１項に記載の半導体構造。 （１３）多層半導体が感光デバイスの一部を形成してい
    る特許請求の範囲第１項に記載の半導体構造。 （１４）多層半導体が光起電力デバイスの少なくとも１
    個の領域を形成している特許請求の範囲第１項に記載の
    半導体構造。 （１５）多層半導体がタンデムセル型光起電力デバイス
    の１個のセルの少なくとも１個の領域を形成している特
    許請求の範囲第１項に記載の半導体構造。 （１６）多層半導体が光検出器の一部を形成している特
    許請求の範囲第１項に記載の半導体構造。 （１７）多層半導体が薄膜トランジスタの一部を形成し
    ている特許請求の範囲第１項に記載の半導体構造。 （１８）電荷キャリアを生成するべく輻射が衝突し得る
    活性感光領域を有する少なくとも１個のセクションを含
    む各種材料のセクションの積重ねにより構成される改良
    型感光デバイスにおいて、該セクションの少なくとも１
    個が、無秩序半導体材料を含む第１の層材料から形成さ
    れた少なくとも１個の層と、第１の層材料と異なる導電
    性型、固定電荷の大きさ及び／又は極性及び／又は禁制
    帯幅を有する材料から形成された少なくとも第２の層と
    を含む複数の層を積層させて成る多層半導体構造を含ん
    でいる感光デバイス。 （１９）積重ねセクションが、ｎドーパント成分を含む
    ｎ型導電性領域とｎドーパント成分を含むｎ型導電性領
    域との連続堆積領域を含んでおり、多層構造が該ｐ型又
    はｎ型領域の少なくとも一方を形成している特許請求の
    範囲第１８項に記載の感光デバイス。 （２０）　ｐ及びｎｌ’−プ領域の間に真性アモルファ
    ス半導体合金領域が堆積されている特許請求の範囲第１
    ９項に記載の感光デバイス。 （２１）第１の層材料が少なくとも１個の状態密度低下
    成分を含んでいる特許請求の範囲第１８項に記載の感光
    デバイス。 （２２）該セクションが多層構造により形成された少な
    くとも１個の固定導電性型領域を含んでいる特許請求の
    範囲第１８項に記載の感光デバイス。 （２３）該領域が、ｐｎ接合デバイスを形成するべく逆
    導電性型領域に隣接して配置されている特許請求の範囲
    第２２項に記載の感光デバイス。 （２４）該セクションが感光デバイスの少なくとも１個
    の領域を形成している特許請求の範囲第２２項に記載の
    感光デバイス。 （２５）多層構造がタンデムセル型光起電カブハイスの
    一方のセルの少なくとも１個の領域を形成している特許
    請求の範囲第１８項に記載の感光デバイス。 （２６）該セクションが光検出器の一部を形成している
    特許請求の範囲第２２項に記載の感光デバイス。 （２７）第１の層材料がシリコンと少なくとも１個の禁
    制帯幅低下成分とを含んでいる特許請求の範囲第１８項
    に記載の感光デバイス。 （２８）第２の層がシリコンと窒素及び酸素の少なくと
    も一方とを含んでいる特許請求の範囲第２７項に記載の
    感光デバイス。 （２９）第１の層材１１がゲルマニウムと少なくとも１
    個の禁制帯幅調節成分とを含んでいる特許請求の範囲第
    １８項に記載の感光デバイス。 （３０）第２の層がシリコンと窒素及び酸素の少なくと
    も一方とを含んでいる特許請求の範囲第２９項に記載の
    感光デバイス。 （３Ｉ）第１の層材料がシリコンを含んでいる特許請求
    の範囲第２９項に記載の感光デバイス。 （３２）基板保持手段に基板を配置する段階と、少なく
    とも１対の相互に絶縁された堆積チャンバ手段を配置す
    る段階と、各チャンバ手段内で基板を選択的に堆積させ
    るべく基板保持手段とチャンバ手段とを可動に連結する
    段階と、チャンバ手段の選択された１個内に基板を選択
    的に配置するべく基板保持手段とチャンバ手段とを相対
    的に移動させる段階と、複数の異種材料層を形成するべ
    く、チャンバ手段の少なくとも１個内で少なくとも１個
    の異種基板」二に、無秩序半導体材料を少なくとも１個
    含んでいる該異種材料層を堆積させる段階とを含んでい
    る、基板」二に改良型半導体を堆積させる方法。 （３３）チャンバ手段の少なくとも１個内で少なくとも
    ２個の異種材料層を連続的に堆積させる段階を含んでい
    る特許請求の範囲第３２項に記載の方法。 （３４）供給カス混合物のプラズマ分解により、少なく
    とも１個のチャンバ内で材料層を堆積さＵる段階を含ん
    でいる特許請求の範囲第３２項に記載の方法。 （３５）供給ガス混合物を変えることにより、少なくと
    も１個のチャンバ手段内で少なくとも２個の異種材料層
    層を連続的に堆積させる段階を含んでいる特許請求の範
    囲第３４項に記載の方法。 （３６）基板保持手段を回転可能に配置し、基板をチャ
    ンバ手段の各々に交互に配置するべく基板保持手段を回
    転させる段階を含んでいる特許請求の範囲第３２項に記
    載の方法。 （３７）少なくとも１個の基板を保持するための基板保
    持手段と、基板」二に材ＩＩを堆積させるための相互に
    絶縁された少なくとも１対の堆積チャンバ手段と、各チ
    ャンバ手段内で基板」二に選択的に堆積させるべく基板
    保持手段とチャンバ手段とを可動に連結するための手段
    と、選択されたチャンバ手段内に基板を選択的に配置す
    るべく基板を移動させるための手段とを備えて成る、改
    良型半導体の堆積装置。 （３８）少なくとも１個のチャンバ手段内で少なくとも
    ２個の異種材料層を連続的に堆積させるための手段を備
    えている特許請求の範囲第３７項に記載の装置。 （３９）供給ガス混合物のプラズマ分解により少なくと
    も１個のチャンバ内で材料層を堆積させるための手段を
    備えている特許請求の範囲第３７項に記載の装置。 （４０）供給ガス混合物を変化させることにより少なく
    とも１個のチャンバ手段内で少なくとも２個の異種材料
    層を連続的に堆積させるための手段を備えている特許請
    求の範囲第３９項に記載の装置。 （４１）基板ホルダを移動させるための手段が、選択さ
    れた１個のチャンバ手段内に基板を選択的に配置するべ
    く基板保持手段を回転させるための手段を含んでいる特
    許請求の範囲第３７項に記載の装置。
JP59256379A 1983-12-07 1984-12-04 半導体の堆積装置および半導体装置の作製方法 Expired - Lifetime JPH07114187B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55895983A 1983-12-07 1983-12-07
US558959 1983-12-07

Publications (2)

Publication Number Publication Date
JPS60140718A true JPS60140718A (ja) 1985-07-25
JPH07114187B2 JPH07114187B2 (ja) 1995-12-06

Family

ID=24231694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256379A Expired - Lifetime JPH07114187B2 (ja) 1983-12-07 1984-12-04 半導体の堆積装置および半導体装置の作製方法

Country Status (6)

Country Link
EP (1) EP0145403A3 (ja)
JP (1) JPH07114187B2 (ja)
AU (1) AU3637484A (ja)
BR (1) BR8406123A (ja)
ES (1) ES8607626A1 (ja)
ZA (1) ZA849070B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216260A (en) * 1984-11-19 1993-06-01 Max-Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V. Optically bistable semiconductor device with pairs of monoatomic layers separated by intrinsic layers
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
JPS61198903A (ja) * 1985-02-28 1986-09-03 Tokyo Inst Of Technol 電子増幅素子
US4849797A (en) * 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
FR2612337B1 (fr) * 1987-03-09 1990-01-26 Thomson Csf Materiau supraconducteur, procede de realisation et application a des composants electroniques
JPH0824192B2 (ja) * 1989-09-13 1996-03-06 ゼロックス コーポレーション 電子装置
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
US5081513A (en) * 1991-02-28 1992-01-14 Xerox Corporation Electronic device with recovery layer proximate to active layer
US6169308B1 (en) 1996-11-15 2001-01-02 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
US6060723A (en) * 1997-07-18 2000-05-09 Hitachi, Ltd. Controllable conduction device
EP0892440A1 (en) 1997-07-18 1999-01-20 Hitachi Europe Limited Controllable conduction device
US6642574B2 (en) 1997-10-07 2003-11-04 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
EP1737055B1 (en) 2004-03-12 2012-01-11 Japan Science and Technology Agency Magnetoresistive element and its manufacturing method
JP4292128B2 (ja) 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
WO2009018509A1 (en) 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US8980066B2 (en) 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US7879698B2 (en) 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
CN113288016B (zh) * 2021-05-31 2022-07-12 甘肃省人民医院 一种可用于伤口治疗的机器人操作系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142868A (en) * 1977-05-18 1978-12-12 Gnii Pi Redkometa Device for epitaxially growing semiconductor period structure from gaseous phase

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
IT1194594B (it) * 1979-04-19 1988-09-22 Rca Corp Celle solari di silicio amorfo con giunzioni in tandem
WO1983000950A1 (en) * 1981-09-11 1983-03-17 Sato, Shigeru Method and device for producing amorphous silicon solar battery

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142868A (en) * 1977-05-18 1978-12-12 Gnii Pi Redkometa Device for epitaxially growing semiconductor period structure from gaseous phase

Also Published As

Publication number Publication date
EP0145403A3 (en) 1986-06-11
JPH07114187B2 (ja) 1995-12-06
AU3637484A (en) 1985-06-13
BR8406123A (pt) 1985-09-24
EP0145403A2 (en) 1985-06-19
ZA849070B (en) 1985-07-31
ES538323A0 (es) 1986-05-16
ES8607626A1 (es) 1986-05-16

Similar Documents

Publication Publication Date Title
JPS60140718A (ja) 半導体の堆積装置および半導体装置の作製方法
US4409605A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4521447A (en) Method and apparatus for making layered amorphous semiconductor alloys using microwave energy
US4226898A (en) Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
CA1189601A (en) Current enhanced photovoltaic device
EP0204567A2 (en) Thin film solar module
EP0300799A2 (en) Photovoltaic element with a semiconductor layer comprising non-single crystal material containing at least Zn,Se and H in an amount of 1 to 4 atomic %
EP0141537A1 (en) Solar cell made from amorphous superlattice material
JPS58199710A (ja) 改良された広いバンドギヤツプのｐ型無定形の酸素とのシリコン合金およびその利用デバイス
JPH0370896B2 (ja)
US4642144A (en) Proximity doping of amorphous semiconductors
AU622622B2 (en) Functional znse1-xtex:h deposited film
US4520380A (en) Amorphous semiconductors equivalent to crystalline semiconductors
EP0189636A1 (en) Fluorinated p-doped microcrystalline semiconductor alloys and method of preparation
US4710786A (en) Wide band gap semiconductor alloy material
EP0317350B1 (en) A pin function photovoltaic element, tandem und triple cells
US4625071A (en) Particulate semiconductors and devices
EP0151754A2 (en) An improved method of making a photoconductive member
US4477688A (en) Photovoltaic cells employing zinc phosphide
US4721535A (en) Solar cell
SE451353B (sv) Fotokensligt, amorft flercellsdon
EP0317343B1 (en) Pin junction photovoltaic element with P or N-type semiconductor layer comprising non-single crystal material containing Zn, Se, Te, H in an amount of 1 to 4 atomic % and a dopant and I-type semiconductor layer comprising non-single crystal Si(H,F) material
US4839312A (en) Fluorinated precursors from which to fabricate amorphous semiconductor material
US4703336A (en) Photodetection and current control devices
US7368658B1 (en) High efficiency diamond solar cells

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term