JPS60137884A - Manufacture of ceramic multi-layer wiring circuit substrate - Google Patents

Manufacture of ceramic multi-layer wiring circuit substrate

Info

Publication number
JPS60137884A
JPS60137884A JP24402283A JP24402283A JPS60137884A JP S60137884 A JPS60137884 A JP S60137884A JP 24402283 A JP24402283 A JP 24402283A JP 24402283 A JP24402283 A JP 24402283A JP S60137884 A JPS60137884 A JP S60137884A
Authority
JP
Japan
Prior art keywords
firing
parts
ceramic
wiring circuit
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24402283A
Other languages
Japanese (ja)
Other versions
JPH0470124B2 (en
Inventor
信之 牛房
荻原 覚
永山 更成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24402283A priority Critical patent/JPS60137884A/en
Publication of JPS60137884A publication Critical patent/JPS60137884A/en
Publication of JPH0470124B2 publication Critical patent/JPH0470124B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はセラミック多層配線回路基板の製造法に係り、
特に電気信号の入出力のためのピンを取り付けたり、半
導体部品を信載して機能モジュールを構成するための高
精度セラミック基板に好適なものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for manufacturing a ceramic multilayer wiring circuit board,
It is particularly suitable for high-precision ceramic substrates on which pins for inputting and outputting electrical signals are attached or on which semiconductor components are mounted to form functional modules.

〔発明の背景〕[Background of the invention]

近年、半導体部品を高密度に搭載するための基板として
多層の配線を施こしたセラミック基板が使われつつある
。これらに使われているセラミック絶縁体は多くの場合
アルミナ(A a s= o 3)を主成分とする焼結
体である。従来のセラミック多層配線回路基板は、セラ
ミック粉末を樹脂で結合したグリーンシートに内部配線
及び互いの層間の導体接続を施こし、多数枚積層圧着し
た後、炉内で無加圧で焼成し作製していた。この製造法
では、グリーンシート積層材を焼成する際収縮変形及び
反りが発生することが最大の欠点である。焼成収縮は、
炉内のわずかな温度変化により変動するものであり、特
に高密度配線基板においては、このわずかな変動により
、半導体部品の接続及び電気信号の入出力用のピン端子
の接続にずれが生ずることになる。又、焼成時の反りに
より半導体部品の搭載時に接続不良を生ずることになる
In recent years, ceramic substrates with multilayer wiring have been used as substrates for mounting semiconductor components at high density. The ceramic insulators used in these devices are often sintered bodies containing alumina (A a s = o 3) as a main component. Conventional ceramic multilayer wiring circuit boards are made by forming internal wiring and conductor connections between layers on green sheets made by bonding ceramic powder with resin, laminating and pressing a large number of sheets, and then firing them in a furnace without applying pressure. was. The biggest drawback of this manufacturing method is that shrinkage deformation and warping occur when the green sheet laminate is fired. Firing shrinkage is
It fluctuates due to slight temperature changes inside the furnace, and especially in high-density wiring boards, this slight variation can cause misalignment in the connections of semiconductor components and pin terminals for inputting and outputting electrical signals. Become. Furthermore, warping during firing may cause connection failures when semiconductor components are mounted.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、セラミック基板に電気信号の入出力ま
ためのピン及び半導体部品を高精度に接続するためのセ
ラミック多層配線回路基板及びその製造法を提供するこ
とにある。
An object of the present invention is to provide a ceramic multilayer wiring circuit board for connecting pins for inputting and outputting electrical signals and semiconductor components to a ceramic board with high precision, and a method for manufacturing the same.

〔発明の概要〕[Summary of the invention]

本発明のセラミック多層配線回路基板の製造法は、電気
信号の入出力のためのピン及び半導体部品を接続する面
に垂直に一帖圧力をかけた状態で焼成することに特徴が
ある。
The method of manufacturing a ceramic multilayer wiring circuit board according to the present invention is characterized in that firing is performed under the condition that a pressure is applied perpendicularly to the surface to which pins for inputting and outputting electric signals and semiconductor components are connected.

通常セラミック多層配線回路基板に用いるセラミック絶
縁焼結体には焼結助剤として2〜30%(重量ンのガラ
ス成分が含まれる。このためセラミック粉末間に介在す
る該ガラス粉末がガラスの軟化点以上の温度に達すると
、全体にわたってほぼ同時に軟化し、流動してセラミッ
ク粉末をとり囲むために均質な焼結体となるとともに、
いわゆる液相焼面が行われるため1400〜1600℃
と比較的低温で短時間に焼結せしめることができる。こ
れかられかるように、焼結の進行を決めている主要因は
セラミック主材料ではなく、焼結助剤としてのガラス成
分であり、その軟化点である。逆に言えば、部分により
セラミック主材料が混在していても同一組成のガラス成
分を焼結助剤として用いるならば、同一の液相焼結が行
なわれるため均一な焼結が行われる。異なったセラミッ
ク主材料の絶縁層を組み合わせる製造方法としては、絶
縁材料を一度グリーンシート化し、これに加工し、一体
に積層し焼結する方法が最適である。このグリーンシー
ト化に当ってはセラミック主材料と上述のガラス成分の
焼結助剤の他、結合剤、可塑剤及び溶剤などが使われる
。例えば結合剤としてはポリビニルアルコール、ポリビ
ニルブチラール、ポリメタクリル酸などの合成樹脂、可
塑剤としてはフタル酸ジオクチル、ブチルフタリルグリ
コール酸ブチルなと、溶剤としてはメタノール、1〜リ
クレン、トルエン、テ1−ラクロルエチレン、ブチルア
ルコールなどである。これらを秤量し、混合しスラリー
とする。次に、このスラリーをシリコン処理したポリエ
ステルフィルムなどの支持体上に塗布し、かつ、ドクタ
ーブレードなどにより任意の厚さに調整した後、乾燥し
てグリーンシートと成す。このグリーンシートには導体
回路を接続するための貫通孔が設けられ、さらに導体り
路としてのモリブデンあるいはタングステンペーストが
該貫通孔内ならびに回路パターンにしたがって印刷され
る。このように加工されたセラミックを主成分とする複
数枚のグリーンシートを必要な構成に一体に積層し、中
性ないし還元性雰囲気中で焼成する。還元性雰囲気を必
要とする理由は、導体回路に用いられるモリブデンまた
はテンゲステンまたは銅が酸化され揮散するのを防ぐた
めである。
Ceramic insulating sintered bodies used for ceramic multilayer wiring circuit boards usually contain 2 to 30% (heavy tons) of glass component as a sintering aid. Therefore, the glass powder interposed between the ceramic powders is at the softening point of the glass. When the temperature reaches the above temperature, the entire part softens almost simultaneously and flows to surround the ceramic powder, forming a homogeneous sintered body.
1400-1600℃ for so-called liquid phase baking.
It can be sintered at relatively low temperatures and in a short time. As will be seen, the main factor determining the progress of sintering is not the main ceramic material, but the glass component as a sintering aid, and its softening point. Conversely, even if the main ceramic material is mixed in some parts, if a glass component of the same composition is used as a sintering aid, the same liquid phase sintering will be performed, resulting in uniform sintering. As a manufacturing method for combining insulating layers made of different ceramic main materials, the most suitable method is to first form the insulating materials into green sheets, process them into green sheets, and then laminate them together and sinter them. In forming this green sheet, in addition to the ceramic main material and the above-mentioned sintering aid of the glass component, binders, plasticizers, solvents, etc. are used. For example, binders include synthetic resins such as polyvinyl alcohol, polyvinyl butyral, and polymethacrylic acid; plasticizers include dioctyl phthalate and butyl butyl phthalyl glycolate; and solvents include methanol, 1-recurne, toluene, and te-1- These include lachlorethylene and butyl alcohol. These are weighed and mixed to form a slurry. Next, this slurry is applied onto a support such as a silicon-treated polyester film, adjusted to a desired thickness using a doctor blade, etc., and then dried to form a green sheet. This green sheet is provided with through holes for connecting conductor circuits, and furthermore, molybdenum or tungsten paste as conductor paths is printed inside the through holes and according to the circuit pattern. A plurality of green sheets whose main component is ceramic processed in this way are laminated together into a desired configuration and fired in a neutral or reducing atmosphere. The reason why a reducing atmosphere is required is to prevent molybdenum, tengesten, or copper used in the conductor circuit from being oxidized and volatilized.

しかしグリーンシート中に含まれる結合剤あるいは可塑
剤を酸化し、分散させるため、焼成の一時期該雰囲気中
に酸化源として水分を含ませることが望ましい。還元雰
囲気中で焼成する場合、酸化鉛や酸化チタンなどの還元
されやすい酸化物を含むガラス粉末を用いると、焼結体
ずなわち基板のi+′8縁性が低下するおそれがある。
However, in order to oxidize and disperse the binder or plasticizer contained in the green sheet, it is desirable to include moisture as an oxidation source in the atmosphere during the firing period. When firing in a reducing atmosphere, if a glass powder containing an oxide that is easily reduced, such as lead oxide or titanium oxide, is used, the i+'8 edge properties of the sintered body, that is, the substrate, may deteriorate.

したがってガラス粉としてはそのような化合物を実質的
に含まないものがよい。しかし、金や銀を導体材料に使
用する告αには大気中焼成が可能である。
Therefore, the glass powder should preferably be one that does not substantially contain such compounds. However, firing in the atmosphere is possible for materials that use gold or silver as the conductive material.

従来、グリーンシート積層材を焼成する際には、センタ
上に多数個置き、無加圧で焼成していた。
Conventionally, when firing green sheet laminates, a large number of green sheet laminates were placed on a center and fired without pressure.

この場合には、幅方向及び厚さ方向に焼成収縮を生じ、
炉内のわがかな温度差により焼成収縮率が変動し、電気
信号の入出力に用いるピンを接続するためのメタライズ
パターン及び半導体部品を搭載するためのメタライズパ
ターンが変動するために、位置ずれが生じ、接続不良が
発生している。
In this case, firing shrinkage occurs in the width direction and thickness direction,
Due to slight temperature differences in the furnace, the firing shrinkage rate fluctuates, and the metallization patterns for connecting pins used for inputting and outputting electrical signals and the metallization patterns for mounting semiconductor components also fluctuate, resulting in misalignment. , a connection failure has occurred.

また、無加圧で焼成するために、雰囲気ガスの流れや焼
成条件により基板の反りが多く発生している。これは、
雰囲気温度とセンタ温度の差によるものと、異なる材料
すなわち、セラミック材料と導体材料、組成の異なるセ
ラミック材料等により焼成収縮率や熱膨張係数の違いに
よるものである。
Furthermore, since firing is performed without pressure, the substrate often warps due to the flow of atmospheric gas and firing conditions. this is,
This is due to the difference between the ambient temperature and the center temperature, and the difference in firing shrinkage rate and thermal expansion coefficient due to different materials, such as ceramic materials and conductive materials, ceramic materials with different compositions, etc.

そこで、これらの原因によるメタライズパターンの位置
ずれ及び反りをなくすために、焼成時に厚さ方向に荷重
を加え、幅方向(平面方向)の焼成収縮をなくし、反り
が発生しないようにした。このようにして焼成されたセ
ラミック多層配線回路基板はニッケル等のメッキが施こ
された後、銀ロウ等のロウ材でコバール等のピンまたは
リードがろう接される。そして、半導体部品が搭載され
°C一つの機能モジュールとなる。
Therefore, in order to eliminate misalignment and warping of the metallized pattern due to these causes, a load was applied in the thickness direction during firing to eliminate firing shrinkage in the width direction (plane direction) and prevent warping from occurring. The thus fired ceramic multilayer wiring circuit board is plated with nickel or the like, and then pins or leads made of Kovar or the like are soldered with a brazing material such as silver solder. Then, semiconductor components are mounted to form a single functional module.

〔発明の実施例゛) 以下本発明の実施例を示す。なお、以下の各例中に部と
なるのは重量部を1%とあるのは重量%を意味する。
[Embodiments of the Invention] Examples of the present invention will be shown below. Note that in each of the following examples, "part" means "part by weight" and "1%" means "% by weight."

実施例1 平均粒径57zm以下のムライト粉末(3AQs+03
23in2) ’70部、5in2:AQ、03 :M
g0=51.3:34.9:13.8 (重量比)の組
成をもつガラス粉末材1’+ 30部にポリビニルブチ
ラール5.9 部をボールミルに入れ3時間乾式混合す
る。さらに、ブチルフタリルグリコール酸ブチル1.9
部、1−リクロルエチレン23部、テ1〜ラクロルエチ
レン6部、ブチルアルコール8部を加え、20時時間式
混合しスラリーを作る。真空脱気処理によりスラリーか
ら気泡を除去する。次いでスラリーをドクターブレード
を用いてシリコンコートしたポリエステルフィルム支持
体上に0.25mの厚さに塗布し、炉を通して乾燥し、
ムライ1−一ガラス系グリーンシー1−を作成する。こ
のグリリーンシートを200X20On++nの大きさ
に切断した後、パンチ法により所定位置にスルーホール
を明ける。さらにモリブデン粉末:エチルセルロース:
ポリビニルブチラール:ブチ力ルビトールアセテート:
ジベンジリデンーD−ソリビトール=88:2:0.7
:21:2 (重量比)の導体ペーストをスクリーン印
刷法により所定回路パターンにしたがって印刷する。半
導体ペーストは眉間の接続のためスルーホール内にも充
填した。次に、グリーンシートを、ガイド穴の位置に合
わせて5枚積層し、温度90℃で加圧し積層した。次に
、積層したグリーンシートを焼成炉内に入れ、水素3〜
7容旦%を含み、かつ微量の水蒸気を含む窒素雰囲気中
で、荷重を加えて焼成した。1200℃までは、1時間
の】00℃以下の昇温速度で無加圧とし、樹脂分の除去
を行い、その後30kg/c11の圧力を加え、最高温
度1540℃で1時間保持して焼成した。この基板は、
電気信号の入出力に用いるリードを接続するためのメタ
ライズ面及び半導体部品を搭載する面が平滑で反りがな
く、所望の寸法通り高精度である。これは、基板の厚さ
方向に圧力を加えたために、平面方向(幅方向)の焼成
収縮がなく、厚さ方向のみ焼成収縮したことによる。こ
の基板に無電解ニッケルメッキを施こした後、カーボン
治具を用いた通常の方法で裏面導体Jt7Jにコバール
リードを金−スズ合金にて接続した。また、表面導体層
には、半導体部品を半田にて接続した。コバールリード
及び半導体部品の接続位置のずれが全くなく接続面が平
滑のため接続不良が全く認められなかった。
Example 1 Mullite powder with an average particle size of 57zm or less (3AQs+03
23in2) '70 copies, 5in2:AQ, 03:M
5.9 parts of polyvinyl butyral were placed in a ball mill and dry mixed for 3 hours to 30 parts of glass powder material 1'+ having a composition of g0=51.3:34.9:13.8 (weight ratio). Furthermore, butyl phthalyl glycolate 1.9
1 part, 23 parts of 1-lichlorethylene, 6 parts of 1-lichlorethylene, and 8 parts of butyl alcohol were added and mixed for 20 hours to prepare a slurry. Air bubbles are removed from the slurry by vacuum degassing. The slurry was then applied to a thickness of 0.25 m onto a silicone coated polyester film support using a doctor blade and dried through an oven.
Create Murai 1-1 Glass Green Sea 1-. After cutting this green sheet into a size of 200×20On++n, through holes are punched at predetermined positions by punching. Furthermore, molybdenum powder: ethyl cellulose:
Polyvinyl butyral: Butyric rubitol acetate:
Dibenzylidene-D-sorbitol = 88:2:0.7
:21:2 (weight ratio) conductor paste is printed according to a predetermined circuit pattern by screen printing. Semiconductor paste was also filled into the through hole to connect between the eyebrows. Next, five green sheets were laminated according to the positions of the guide holes, and the sheets were laminated under pressure at a temperature of 90°C. Next, the stacked green sheets are placed in a firing furnace, and the hydrogen
It was fired under a load in a nitrogen atmosphere containing 7% by volume and a trace amount of water vapor. To 1200°C, the temperature was raised at a rate of 00°C or less for 1 hour without applying any pressure, the resin content was removed, and then a pressure of 30 kg/c11 was applied and the maximum temperature was maintained at 1540°C for 1 hour for firing. . This board is
The metallized surface for connecting leads used for inputting and outputting electrical signals and the surface on which semiconductor components are mounted are smooth and unwarped, and have high precision according to desired dimensions. This is because the pressure was applied in the thickness direction of the substrate, so there was no firing shrinkage in the plane direction (width direction), and firing shrinkage occurred only in the thickness direction. After electroless nickel plating was applied to this substrate, a Kovar lead was connected to the back conductor Jt7J using a gold-tin alloy using a conventional method using a carbon jig. Furthermore, semiconductor components were connected to the surface conductor layer with solder. There was no deviation in the connection position between the Kovar lead and the semiconductor component, and the connection surface was smooth, so no connection failure was observed.

実施例2 325メツシュ通過のアルミナ粉末(AQ、0390部
、S iOt、:AQ203 :Mg0=51.3: 
34.9 : ]、3.8 (重量比)の組成をもつガ
ラス粉末材料10部をボールミルに入れる時間乾式混合
する。さらにポリビニルブチラール5.9 、フタル酸
ジオクチル2.4 部、トリクロルエチレン23部、パ
ークロルエチレン9部及びブチルアルコール6部を加え
3時間混合してスラリーを作る。真空脱気処理によりス
ラリーから気泡を除去する。次いでスラリーをドクター
ブレードを用いてポリエステルフィルム支持体上に0.
3+on+厚さに塗布し、炉を通して乾燥し、アルミナ
−ガラス系グリーンシートを作成する。このグリーンシ
ートを200 X 200 +nmの大きさに切断した
後、パンチ法により所定位置にスルーホールを明ける。
Example 2 Alumina powder passing through 325 mesh (AQ, 0390 parts, SiOt, :AQ203 :Mg0=51.3:
34.9 : ], 3.8 (by weight) 10 parts of glass powder material are dry mixed in a ball mill for an amount of time. Further, 5.9 parts of polyvinyl butyral, 2.4 parts of dioctyl phthalate, 23 parts of trichloroethylene, 9 parts of perchloroethylene and 6 parts of butyl alcohol were added and mixed for 3 hours to prepare a slurry. Air bubbles are removed from the slurry by vacuum degassing. The slurry is then spread onto a polyester film support using a doctor blade.
It is coated to a thickness of 3+on+ and dried in an oven to produce an alumina-glass green sheet. After cutting this green sheet into a size of 200 x 200 + nm, through holes are punched at predetermined positions using a punching method.

さらにタングステン粉:ニトロセルロース:エチレンセ
ルロース:ポリビニルブチラール=1−リクロルエチレ
ン=100:3:1:2:23 (重量比)の導体ペー
ストをスクリーン印刷法により所定回路パターンにした
がって印刷する。導体ペーストは眉間の接続のためスル
ーホール内にも充填した。このグリーンシートをガイド
穴の位置を合わせて111枚積し、温度90℃で加圧と
Ml+した。次に、積層したグリーンシー1〜を焼成炉
内に入れ、水素3〜7容量%を含み、がっ微量の水蒸気
を含む窒素雰囲気中で、荷重を加えて焼成した。
Further, a conductive paste having a weight ratio of tungsten powder: nitrocellulose: ethylene cellulose: polyvinyl butyral = 1-lichloroethylene = 100:3:1:2:23 (weight ratio) is printed according to a predetermined circuit pattern by a screen printing method. The conductive paste was also filled into the through hole for the connection between the eyebrows. 111 of these green sheets were stacked with the guide holes aligned, and pressed and subjected to Ml+ at a temperature of 90°C. Next, the laminated green seas 1 to 1 were placed in a firing furnace and fired under a load in a nitrogen atmosphere containing 3 to 7% by volume of hydrogen and a very small amount of water vapor.

1200℃までは、微量の水蒸気を含む雰囲気とし、1
時間に100℃以下の昇温速度で荷重をがけず、樹脂分
の除去を行い、その後50 kg/ cnYの圧力を加
え、最高温度1600’Cで1時間保持して焼成した。
Up to 1200℃, the atmosphere must contain a trace amount of water vapor, and
The resin content was removed without applying a load at a heating rate of 100°C or less, and then a pressure of 50 kg/cnY was applied and the product was fired at a maximum temperature of 1600'C for 1 hour.

この基板は、厚さ方向に圧力を加えたために、幅方向(
平面方向)の焼成収縮がなく、厚さ方向のみ焼成収縮し
ている。このため、電気信号の入出力に用いるピンを接
続するためのメタライズ面及び半導体部品を搭載する面
が平滑で反りがなく、所望の寸法通り高精度である。こ
の基板に無電解ニッケルメッキを施こした後、カーボン
治具を用いた通常の方法で裏面心体層にコバールピンを
銀ロウを用い接続した。また、表面層には、シリコン半
導体素子をフェースダウンにて直接半田で基板と接続し
て搭載した。コバールピン及びシリコン半導体素子の接
続位置のずれが全くなく接続面が平滑のため接続不良が
全く認められなかった。
Because pressure was applied to this board in the thickness direction, the width direction (
There is no firing shrinkage in the plane direction), and there is firing shrinkage only in the thickness direction. Therefore, the metallized surface for connecting pins used for inputting and outputting electrical signals and the surface on which semiconductor components are mounted are smooth and free from warp, and are highly accurate to desired dimensions. After electroless nickel plating was applied to this substrate, Kovar pins were connected to the back core layer using silver solder using a conventional method using a carbon jig. Furthermore, a silicon semiconductor element was mounted face-down on the surface layer and connected directly to the substrate using solder. There was no deviation in the connection position between the Kovar pin and the silicon semiconductor element, and the connection surface was smooth, so no connection failure was observed.

実施例3 325メツシュ通過のシリカ粉末(SiO7)60部、
S i OQ: A Q QO、: M g O: C
a 0=55:30:9:6 (重量比)の組成のガラ
ス粉末材料40部をボールミルに入れ6時間軸式混合す
る。さらに、ポリビニルブチラール5.9 部を入JL
 1時間混合した後、ブチルフタリルグリコール酸ブチ
ル2.3部、トリクロルエチレン23部、テ1−ラクロ
ルエチレン6部、ブチルアルコール8部を加え244時
間混してスラリーを作る。
Example 3 60 parts of silica powder (SiO7) passing through 325 mesh,
S i OQ: A Q QO,: M g O: C
40 parts of a glass powder material having a composition of a0=55:30:9:6 (weight ratio) was placed in a ball mill and mixed in a axial manner for 6 hours. Furthermore, add 5.9 parts of polyvinyl butyral.
After mixing for 1 hour, 2.3 parts of butyl phthalyl glycolate, 23 parts of trichlorethylene, 6 parts of tetrachloroethylene, and 8 parts of butyl alcohol were added and mixed for 244 hours to form a slurry.

真空脱気処理によりスラリーから気泡を除去する。Air bubbles are removed from the slurry by vacuum degassing.

次いでスラリーをドクターブレードを用いてポリエステ
ルフィルム支持体上に0 、25 ++oの厚さに塗布
し、炉を通して乾燥し、シリカ−ガラス系グリーンシー
1−を作成する。このグリーンシートを200 X 2
00 amの大きさに切断した後、パンチ法により所定
位置にスルーホールを明ける。さらにモリブデン粉末:
エチルセルロース:ボリビニルブチラール:ブチルカル
ビトールアセテート:シヘンジリデンーD−ソルビI〜
−ル=88:2:0.7:21:2 (重量比)の導体
ペーストをスクリーン印刷法により所定回路パターンに
したがって印刷する。導体ペーストは層間の接随のため
スルーホール内にも充填した。次に、グリーンシートを
ガイド穴の位置を合わせて7枚積層し、温度90℃で加
圧し積層した。次に積層したグリーンシートを焼成炉内
に入れ、水素3〜7容量%を含み、かつ微量の水蒸気を
含む窒素雰囲気中で、荷重を加えて焼成した。1200
℃までは、1時間に100℃以下の昇温速度で無加圧と
し、樹脂分の除去を行い、その後、25kg/cJの圧
力を扉え、最高湿度1500°Cで1時間保持して焼成
した。この基板は、厚さ方向に圧力を加えたために、幅
方向(平面方向)の焼成収縮がなく、厚さ方向のみ焼成
収縮しCいる。このため、電気信号の入出力に用いるピ
ンを接続するためのメタライズ面及び半導体部品を搭載
する面が平滑で反りがなく、所望の寸法通り高精度であ
る。この基板に無電解ニッケルメッキを施こした後、カ
ーボン治具を用いた通常の方法で裏面導体層にコバール
ピンを金−スズ合金を用いて接続した。また1表面層に
は、シリコン半導体素子をフェースダウンにて直接半田
で基板と接続して搭載した。コンバールピン及びシリコ
ン半導体素子の接続位置のずれが全くなく接続面が平滑
のため接続不良が全く認められなかった。ここで用いた
シリカは、石英、石英ガラス。
The slurry is then applied to a thickness of 0.25 ++ o on a polyester film support using a doctor blade and dried through an oven to produce a silica-glass green sea 1-. This green sheet is 200 x 2
After cutting to a size of 0.00 am, through holes are punched at predetermined positions using a punch method. More molybdenum powder:
Ethyl cellulose: Borivinyl butyral: Butyl carbitol acetate: Shihenzilidene-D-Solby I~
A conductive paste having a weight ratio of 88:2:0.7:21:2 is printed according to a predetermined circuit pattern by screen printing. The conductive paste was also filled in the through holes for adhesion between layers. Next, seven green sheets were laminated with the guide holes aligned, and the sheets were laminated under pressure at a temperature of 90°C. Next, the laminated green sheets were placed in a firing furnace and fired under a load in a nitrogen atmosphere containing 3 to 7% by volume of hydrogen and a trace amount of water vapor. 1200
℃, the temperature is increased at a rate of 100℃ or less per hour without applying pressure to remove the resin, then the pressure of 25kg/cJ is applied to the door, and the maximum humidity is 1500℃ and held for 1 hour to bake. did. Because pressure was applied to this substrate in the thickness direction, there was no firing shrinkage in the width direction (plane direction), and there was firing shrinkage only in the thickness direction. Therefore, the metallized surface for connecting pins used for inputting and outputting electrical signals and the surface on which semiconductor components are mounted are smooth and free from warp, and are highly accurate to desired dimensions. After electroless nickel plating was applied to this substrate, Kovar pins were connected to the back conductor layer using a gold-tin alloy in a conventional manner using a carbon jig. Furthermore, on the first surface layer, a silicon semiconductor element was mounted face down and directly connected to the substrate with solder. There was no deviation in the connection position between the Convar pin and the silicon semiconductor element, and the connection surface was smooth, so no connection failure was observed. The silica used here is quartz and quartz glass.

グリス1へバライ1〜、トリジマイトであり、こわらシ
リカの多形の内、少なくとも1種以上含むものである。
Grease 1 to Barai 1 to tridymite, and contains at least one kind of polymorphs of stiff silica.

実施例4 上記実施例1〜3で作製したムライ1〜.ガラス系、ア
ルミナ−ガラス系及びシリカ−ガラス系グリーンシー1
〜を少なくとも2種以上使用する。これらのグリーンシ
ー1−を200 X 200 ++unの大きさに切断
した後、パンチ法により所定位置にスルーホールを明け
る。さらに上記実施例1〜3で使用したモリブデンペー
ストまたはタングステンペーストをスクリーン印刷法に
より所定回路パターンにしたがって印刷する。導体ペー
ストは層間の接続のためスルーホール内にも充填した。
Example 4 Murai 1 to 1 produced in Examples 1 to 3 above. Glass-based, alumina-glass-based and silica-glass-based Green Sea 1
At least two or more types of ~ are used. After cutting these green seas 1- into a size of 200 x 200 ++ un, through holes are punched at predetermined positions using a punching method. Further, the molybdenum paste or tungsten paste used in Examples 1 to 3 above is printed according to a predetermined circuit pattern by screen printing. The conductive paste was also filled into the through holes for connection between layers.

電気(1部号の入出力に用いるピンを接続するためのメ
タライズ層に接した絶縁層と半導体部品を搭載するだめ
のメタライズ層に接した絶縁層にはアルミナ−ガラス系
グリーンシー1−を使用し、内部配線層に接した上記他
の絶縁層には1〜ライl−−ガラス系グリーンシー1−
またはシリカ−ガラス系グリーンシートを使用した。こ
シしらのグリーンシートをガイド穴の位置を合わせT:
5枚積層し、温度90℃で加圧し積層した。次に積層し
たグリーンシートを焼成炉内に入れ、水素3〜7容量%
を含み、かつ微量の水蒸気を含む窒素雰囲気中で、荷重
を加えて焼成した。 1200℃までは、1時間に10
0℃以下の昇温速度で無加圧とし、樹脂分の除去を行い
その後30kg/cIilの圧力を加え、最高温度15
60℃で1時間保持して焼成した。このようにして表面
に出ている2つの絶縁層がアルミナ−ガラス系焼結体で
、その他の絶縁層がアルミニーガラス系またはシリカ−
ガラス系焼結体で出きた絶縁層数5層、導体層数6層の
セラミック多層配線回路基板を作製した。この基板は、
厚さ方向に圧力を加えたために、幅方向(平面方向)の
焼成収縮がなく厚さ方向のみ焼成収縮している。このた
め、電気信号の入出力に用いるリードを接続するための
メタライズ面及び半導体部品を搭載する面が平?1)で
反りがなく、所望の寸法通り高精度である。通常具なる
材料をIJL層し”C無加工で焼成した場合、それぞれ
の焼成収縮率及び熱膨張係数の差に□より反りが発生す
るが、この実施例の場合には荷重を加えて焼成している
ために異なる材料を使用しているため基板に反が発生し
なかった。この基板の各層間の接合状態は良好であり、
無電解ニッケルメッキを施こした後、カーボン治具を用
いた通常の方法で裏面導体層にコバールリードを銀ロス
にて接続した。また表面導体層にはアルミナを主成分と
するセラミックで出来たチップキャリアを半田にて接続
した。リードの引張り強度は1kg/ピン以上であった
。この値は全層がアルミナを主成分とする焼結体で出来
ている基板とほぼ同等の値であり十分実使用に酎え得る
強度であった。またチップキャリアの半田接続部は、−
65℃〜+150℃の温度サイクルで3000サイクル
以上断線が生じなかった。この値は全層がアルミナを主
成分とする焼結体で出来ている基板とほぼ同等の値であ
り、カコクな使用条件下においても充分な接続寿命を保
証できる強度であった。一方、内部配線回路内への信号
伝播遅延時間は、内部絶縁層にムライトを主成分とする
絶縁体を使用した場合、7.7ns/mであり、また、
内部絶縁層にシリカを主成分とする絶縁体を使用した場
合、7.Ons/m であった。これらの値は絶縁層の
比誘電率に対応するものである。ムライトを主成分とす
る絶縁体の比誘電率は5.5であり、シリカを主成分と
する絶縁体は4.5 である。また、全層がアルミナを
主成分とする焼結体でできている基板では比誘電率が約
9.5であり、信号伝播遅延時間は10.2Hs / 
mであるから、本実施例では信号伝播遅延時間が75〜
68%に低減することになった5実施例5 アルミナまたはムライトまたはシリカ粉270部 ガラス粉(表1の組成):30部 導体ペースト二銅粉100部 ニトロセルロース3部 エチルセルロース1部 ポリビニルブチラール2部 トリクロルエチレン23部 グリーンシートの厚さ:0.25m11上記の通りに変
更した以外は前記実施例1〜4と同じ要領にてグリーン
シート積層材を作製した。
Alumina-glass Green Sea 1- is used for the insulating layer in contact with the metallized layer for connecting pins used for input/output of electricity (Part 1) and the insulating layer in contact with the metallized layer for mounting semiconductor components. However, the other insulating layers mentioned above in contact with the internal wiring layer are coated with glass-based green sheet 1-
Alternatively, a silica-glass green sheet was used. Align the guide hole of the green sheet and T:
Five sheets were laminated and laminated under pressure at a temperature of 90°C. Next, the stacked green sheets are placed in a firing furnace, and hydrogen is heated at 3 to 7% by volume.
The material was fired under a load in a nitrogen atmosphere containing a small amount of water vapor. 10 per hour up to 1200℃
No pressure was applied at a heating rate of 0°C or less, the resin content was removed, and then a pressure of 30 kg/cIil was applied, and the maximum temperature was 15°C.
It was held at 60° C. for 1 hour and fired. The two insulating layers exposed on the surface are alumina-glass sintered bodies, and the other insulating layers are alumina-glass sintered or silica-based.
A ceramic multilayer wiring circuit board made of a glass-based sintered body and having five insulating layers and six conductor layers was manufactured. This board is
Because pressure was applied in the thickness direction, there was no firing shrinkage in the width direction (plane direction), but firing shrinkage only in the thickness direction. For this reason, the metallized surface for connecting leads used for inputting and outputting electrical signals and the surface on which semiconductor components are mounted must be flat. 1) There is no warping and the desired dimensions are met with high accuracy. Normally, when the IJL layer is made of IJL material and fired without processing, warping occurs due to the difference in firing shrinkage rate and coefficient of thermal expansion, but in this example, it is fired with a load applied. Because different materials were used, no warping occurred on the board.The bonding condition between each layer of this board was good,
After electroless nickel plating, a Kovar lead was connected to the back conductor layer using a silver loss in the usual manner using a carbon jig. In addition, a chip carrier made of ceramic whose main component is alumina was connected to the surface conductor layer with solder. The tensile strength of the lead was 1 kg/pin or more. This value was almost the same as that of a substrate whose entire layer was made of a sintered body whose main component was alumina, and the strength was sufficient for practical use. Also, the solder connection part of the chip carrier is -
No disconnection occurred after 3000 cycles or more of temperature cycles from 65°C to +150°C. This value is almost the same as that of a board whose entire layer is made of a sintered body whose main component is alumina, and the strength was sufficient to guarantee a sufficient connection life even under harsh usage conditions. On the other hand, the signal propagation delay time into the internal wiring circuit is 7.7 ns/m when an insulator whose main component is mullite is used for the internal insulating layer.
7. When an insulator containing silica as a main component is used for the internal insulating layer. Ons/m. These values correspond to the dielectric constant of the insulating layer. The dielectric constant of an insulator whose main component is mullite is 5.5, and that of an insulator whose main component is silica is 4.5. In addition, in a substrate whose entire layer is made of a sintered body whose main component is alumina, the dielectric constant is approximately 9.5, and the signal propagation delay time is 10.2Hs/
m, so in this example the signal propagation delay time is 75~
Example 5 270 parts of alumina, mullite or silica powder Glass powder (composition shown in Table 1): 30 parts Conductor paste 100 parts of dicopper powder 3 parts of nitrocellulose 1 part of ethyl cellulose 2 parts of polyvinyl butyral 23 parts of trichlorethylene Thickness of green sheet: 0.25 m11 A green sheet laminate was produced in the same manner as in Examples 1 to 4, except for the above changes.

積層したグリーンシートを焼成炉内に入れ、窒素雰囲気
中で、荷重を加えて焼成した。焼結助剤としてのガラス
の軟化点までは無加圧とし樹脂分を除去し、その後25
kg/cJの圧力を加えて焼成した。焼成温度は焼結助
剤としてのガラスの軟化点により高い温度とし、導体材
料の銅の融点である1083°C以下とした。このよう
にして作製したセラミック多層配線回路基板の各層間の
接合状態は良好であり、電気信号の入出力に用いるピン
を接続するためのメタライズ面及び半導体部品を搭載す
る面が平滑で反りがなく、所望の寸法通り高精度である
。この基板は、厚さ方向に圧力を加えたために、幅方向
(平面方向)の焼成収縮がなく、厚さ方向のみ焼成収縮
している。この基板に無電解ニッケルメッキを施こした
後、カーボン治具を用いた通常の方法で裏面導体層にコ
バールピンを金−スズ合金を用いて接続した。また、表
面層には。
The laminated green sheets were placed in a firing furnace and fired under a load in a nitrogen atmosphere. No pressure is applied until the softening point of the glass used as a sintering aid, and the resin content is removed.
Firing was performed by applying a pressure of kg/cJ. The firing temperature was set to be higher than the softening point of glass as a sintering aid, and below 1083°C, which is the melting point of copper as a conductive material. The bonding state between each layer of the ceramic multilayer wiring circuit board produced in this way is good, and the metallized surface for connecting pins used for inputting and outputting electrical signals and the surface for mounting semiconductor components are smooth and free from warping. , with high precision according to the desired dimensions. Because pressure was applied to this substrate in the thickness direction, there was no firing shrinkage in the width direction (plane direction), and there was firing shrinkage only in the thickness direction. After electroless nickel plating was applied to this substrate, Kovar pins were connected to the back conductor layer using a gold-tin alloy in a conventional manner using a carbon jig. Also, in the surface layer.

シリコン半導体素子をフェースダウンにて直接半田で基
板と接続して搭載した。コバールピン及びシリコン半導
体素子の接続位置のずれが全くなく接続面が平滑のため
接続不良が全く認められなかった。
The silicon semiconductor element was mounted face down and directly connected to the board with solder. There was no deviation in the connection position between the Kovar pin and the silicon semiconductor element, and the connection surface was smooth, so no connection failure was observed.

実施例6 導体ペートス:銀または金粉100部 二1−ロセルロース3部 エチルセルロース1部 ポリビニルブチラール2部 トリクロルエチレン23部 焼成雰囲気二人気中 上記の通りに変更した以外は前記実施例5と同じ要領に
てセラミック多層配線回路基板を作製した。このセラミ
ック多層配線回路基板の各層間の接合状態は良好であり
、電気信号の入出力に用いるピンを接続するためのメタ
ライズ面及び半導体部品を搭載する面が平滑で反りがな
く、所望の寸法通り高精度である。この基板は、厚さ方
向に圧力を加えているために、幅方向(平面方向)の焼
成収縮がなく、厚さ方向のみ焼成収縮している。
Example 6 Conductor paste: 100 parts of silver or gold powder 3 parts of 21-cellulose 1 part of ethyl cellulose 2 parts of polyvinyl butyral 2 parts of trichlorethylene A ceramic multilayer wiring circuit board was fabricated. The bonding between each layer of this ceramic multilayer wiring circuit board is good, and the metallized surface for connecting pins used for inputting and outputting electrical signals and the surface for mounting semiconductor components are smooth and unwarped, and conform to the desired dimensions. High precision. Since pressure is applied to this substrate in the thickness direction, there is no firing shrinkage in the width direction (plane direction), and there is firing shrinkage only in the thickness direction.

この基板に無電解ニッケルメッキを施こした後、カーボ
ン治具を用いた通常の方法で裏面導体層にコバールピン
を金−スズ合金を用いて接続した。
After electroless nickel plating was applied to this substrate, Kovar pins were connected to the back conductor layer using a gold-tin alloy in a conventional manner using a carbon jig.

また、表面層には、シリコン半導体素子をフェースダウ
ンにて直接半田で基板と接続して搭載した。
Furthermore, a silicon semiconductor element was mounted face-down on the surface layer and connected directly to the substrate using solder.

コバールピン及びシリコン半導体素子の接続位置のずれ
が全くなく接続面が平滑のため接続不良が全く認められ
なかった。
There was no deviation in the connection position between the Kovar pin and the silicon semiconductor element, and the connection surface was smooth, so no connection failure was observed.

〔発明の効果」 本発明によれは、焼成時に厚さ方向に荷重を加えている
ために幅方向(平面方向)の焼成収縮がないためピン(
リード)及びシリコン半導体素子(半導体部)の基板へ
の接続位置のずれが全ミなく、また接続面が平滑のため
接続不良が全く認められない。
[Effects of the Invention] According to the present invention, since a load is applied in the thickness direction during firing, there is no firing shrinkage in the width direction (plane direction), so the pin (
There is no deviation in the connection positions of the leads) and the silicon semiconductor element (semiconductor part) to the substrate, and the connection surfaces are smooth, so no connection defects are observed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例1のセラミック多層配線回路基板
の層構成と、その基板を用いた機能モジュールの断面図
、第2図は本発明実施例2のセラミック多層配線回路基
板の層構成と、その基板を用いた機能モジュールの断面
図である。 ■・・・ムライトを主体とする焼結体、2・・・モリブ
デン内部配線導体、3,13・・・セラミック多層配線
回路基板、4・・・コバールリード、5,15・・・は
んだ、6・・・チップキャリア、11・・・アルミナを
主体とする焼結体、12・・・タングステン内部配線導
体、14・・・コバールピン、16・・・シリコン半導
体素子。 代理人 弁理士 高橋明夫
Fig. 1 shows the layer structure of a ceramic multilayer wiring circuit board according to Example 1 of the present invention and a cross-sectional view of a functional module using the board, and Fig. 2 shows the layer structure of a ceramic multilayer wiring circuit board according to Example 2 of the present invention. , is a cross-sectional view of a functional module using the substrate. ■... Sintered body mainly composed of mullite, 2... Molybdenum internal wiring conductor, 3, 13... Ceramic multilayer wiring circuit board, 4... Kovar lead, 5, 15... Solder, 6 ... Chip carrier, 11 ... Sintered body mainly composed of alumina, 12 ... Tungsten internal wiring conductor, 14 ... Kovar pin, 16 ... Silicon semiconductor element. Agent Patent Attorney Akio Takahashi

Claims (1)

【特許請求の範囲】[Claims] 1、セラミック絶縁材料と導体材料を交互に積層してな
るセラミック多層配線回路基板において、焼成する際に
厚さ方向に荷重を加えることを特徴とするセラミック多
層配線回路基板の製造法。
1. A method for manufacturing a ceramic multilayer wiring circuit board, which is characterized in that a load is applied in the thickness direction during firing in a ceramic multilayer wiring circuit board formed by alternately laminating ceramic insulating materials and conductive materials.
JP24402283A 1983-12-26 1983-12-26 Manufacture of ceramic multi-layer wiring circuit substrate Granted JPS60137884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24402283A JPS60137884A (en) 1983-12-26 1983-12-26 Manufacture of ceramic multi-layer wiring circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24402283A JPS60137884A (en) 1983-12-26 1983-12-26 Manufacture of ceramic multi-layer wiring circuit substrate

Publications (2)

Publication Number Publication Date
JPS60137884A true JPS60137884A (en) 1985-07-22
JPH0470124B2 JPH0470124B2 (en) 1992-11-10

Family

ID=17112540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24402283A Granted JPS60137884A (en) 1983-12-26 1983-12-26 Manufacture of ceramic multi-layer wiring circuit substrate

Country Status (1)

Country Link
JP (1) JPS60137884A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247196A (en) * 1985-08-26 1987-02-28 松下電器産業株式会社 Ceramic multilayer substrate
JPH01104729U (en) * 1987-12-28 1989-07-14
US5669136A (en) * 1994-06-24 1997-09-23 International Business Machines Corporation Method of making high input/output density MLC flat pack

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724526A (en) * 1980-07-22 1982-02-09 Tdk Electronics Co Ltd Method of producing laminated porcelain condenser
JPS5732657A (en) * 1980-07-14 1982-02-22 Ibm Method of rpoducing glass ceramic substrate
JPS57135777A (en) * 1981-02-13 1982-08-21 Hitachi Ltd Ceramic board sintering method
JPS57190400A (en) * 1981-05-20 1982-11-22 Nippon Electric Co Method of producing ceramic substrate
JPS58151099A (en) * 1982-03-03 1983-09-08 日立化成工業株式会社 Method of producing ceramic multilayer circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5732657A (en) * 1980-07-14 1982-02-22 Ibm Method of rpoducing glass ceramic substrate
JPS5724526A (en) * 1980-07-22 1982-02-09 Tdk Electronics Co Ltd Method of producing laminated porcelain condenser
JPS57135777A (en) * 1981-02-13 1982-08-21 Hitachi Ltd Ceramic board sintering method
JPS57190400A (en) * 1981-05-20 1982-11-22 Nippon Electric Co Method of producing ceramic substrate
JPS58151099A (en) * 1982-03-03 1983-09-08 日立化成工業株式会社 Method of producing ceramic multilayer circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247196A (en) * 1985-08-26 1987-02-28 松下電器産業株式会社 Ceramic multilayer substrate
JPH0369197B2 (en) * 1985-08-26 1991-10-31 Matsushita Electric Ind Co Ltd
JPH01104729U (en) * 1987-12-28 1989-07-14
US5669136A (en) * 1994-06-24 1997-09-23 International Business Machines Corporation Method of making high input/output density MLC flat pack

Also Published As

Publication number Publication date
JPH0470124B2 (en) 1992-11-10

Similar Documents

Publication Publication Date Title
EP0131242B1 (en) Multi-layer ceramic substrate and method for the production thereof
JPH0451078B2 (en)
JPS599992A (en) Method of producing multilayer circuit board
GB1565421A (en) Manufacture of electrical devices
JP3528037B2 (en) Manufacturing method of glass ceramic substrate
US4364100A (en) Multi-layered metallized silicon matrix substrate
KR100744855B1 (en) High Thermal Cycle Conductor System
JP2001320168A (en) Wiring board and its manufacturing method, and electronic device using it
JPS60137884A (en) Manufacture of ceramic multi-layer wiring circuit substrate
JPH11312417A (en) Conductive paste for multilayer ceramic board formation
JPH0613755A (en) Ceramic multilayer wiring board and manufacture thereof
JPS6357393B2 (en)
JPH03105954A (en) Semiconductor device
JP2001143527A (en) Conductive paste and ceramic wiring substrate using the same
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JPS6293961A (en) Multilayer interconnection board
JP3222296B2 (en) Conductive ink
JPS60132393A (en) Ceramic multilayer circuit board and method of producing same
JPH0484494A (en) Multilayer circuit board
JPS60257196A (en) Ceramic multilayer circuit board
JP3015504B2 (en) Semiconductor device
JP3071514B2 (en) Multilayer circuit board
JP3241945B2 (en) Glass ceramic multilayer circuit board and method of manufacturing the same
JPH05139849A (en) Production of ceramic multilayer substrate
JPS6332751B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term