JPS60136873A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPS60136873A JPS60136873A JP58243944A JP24394483A JPS60136873A JP S60136873 A JPS60136873 A JP S60136873A JP 58243944 A JP58243944 A JP 58243944A JP 24394483 A JP24394483 A JP 24394483A JP S60136873 A JPS60136873 A JP S60136873A
- Authority
- JP
- Japan
- Prior art keywords
- mask register
- vector
- mask
- register
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、科学技術計算なとで多く出現する行列の＠其
を両速に処理するベクトル処理装置に関するものである
。
を両速に処理するベクトル処理装置に関するものである
。
従来、この種のベクトル処理装置に８いて、ＦＯＲＴＲ
ＡＮ言語ＴＲ性文を両速に処理するためにマスクレジス
タが用いられている。マスクレジスタは条件文の成立、
不成立を要紮対応に°１°または１０１で憶えてお（も
ので、これにより演算の抑止制御を行って〜・る。たと
えば条件文の条件が成立したとぎに“１“ン立てておき
、１°の要系にのみ演算を施すようにする。この場合、
不成立の時に他の演算を施す場合は、マスクレジスタの
内容を１０′−“１°に変換して処理しなけれはなら／
よいという欠点があった。
ＡＮ言語ＴＲ性文を両速に処理するためにマスクレジス
タが用いられている。マスクレジスタは条件文の成立、
不成立を要紮対応に°１°または１０１で憶えてお（も
ので、これにより演算の抑止制御を行って〜・る。たと
えば条件文の条件が成立したとぎに“１“ン立てておき
、１°の要系にのみ演算を施すようにする。この場合、
不成立の時に他の演算を施す場合は、マスクレジスタの
内容を１０′−“１°に変換して処理しなけれはなら／
よいという欠点があった。
本発明の目的は、条件文の条件が成立、不成立のときそ
れぞれ不成立のときはＢという処理を行うか、別々な処
理を行うとぎ、これらの処理を同一のマスクレジスタの
内容を用いて開側１することにより性能と効率を向上さ
せるベクトル処理装置を提供することにある。
れぞれ不成立のときはＢという処理を行うか、別々な処
理を行うとぎ、これらの処理を同一のマスクレジスタの
内容を用いて開側１することにより性能と効率を向上さ
せるベクトル処理装置を提供することにある。
本発明では、命令でマスクレジスタの内容の意味を変え
られるようにしておき条件文の条件の成立、不成立の場
合の異１にった処理を１０」−のマスクレジスタの内容
を用いて実行することを特徴とするものである。
られるようにしておき条件文の条件の成立、不成立の場
合の異１にった処理を１０」−のマスクレジスタの内容
を用いて実行することを特徴とするものである。
以下、本発明の一実施例を説明する。第１図は本発明が
適用されるベクトル処理装置の全体構成図を示したもの
で、１は主記憶装置、２はスカラ処理ユニット、３はベ
クトル処理ユニット、４はサービスプロセッサ、５は入
出力処理ユニットである。スカラユニット２は通常の汎
用コンビーータで処理される命令の処理を行う。
適用されるベクトル処理装置の全体構成図を示したもの
で、１は主記憶装置、２はスカラ処理ユニット、３はベ
クトル処理ユニット、４はサービスプロセッサ、５は入
出力処理ユニットである。スカラユニット２は通常の汎
用コンビーータで処理される命令の処理を行う。
べり）Ａ／処理ユニット６は、科学技術計算などで多く
出現する行列の′＠鼻をベクトル命令を用いて商運に処
理する。
出現する行列の′＠鼻をベクトル命令を用いて商運に処
理する。
第２図に科学技術計算のプログラムをＦＯＲＴＩ（ＡＮ
言酎耐用いて記述した一例を示す。またこの処理のフロ
ーチャートを第３図に示す。また主記憶装置の状態を第
４図に示す。この例では、行列Ａ （Ｉ） 、 Ｂ （
Ｉ） 、 Ｉ−ｉ〜１００の比較な要素■ごとに行（・
、一致した要素についてＤ ＜Ｉ）の内容をＣ（Ｉ）に
置換え、不一致の要素についてＦ （Ｉ）の内容をＥ
（Ｉ）に置換える作業を要素１から畳累１００について
行う。
言酎耐用いて記述した一例を示す。またこの処理のフロ
ーチャートを第３図に示す。また主記憶装置の状態を第
４図に示す。この例では、行列Ａ （Ｉ） 、 Ｂ （
Ｉ） 、 Ｉ−ｉ〜１００の比較な要素■ごとに行（・
、一致した要素についてＤ ＜Ｉ）の内容をＣ（Ｉ）に
置換え、不一致の要素についてＦ （Ｉ）の内容をＥ
（Ｉ）に置換える作業を要素１から畳累１００について
行う。
これらの処理はまずＡ（Ｉ）とＢ（Ｉ）の比較を要素ご
とに行い、その結果をベクトル処理装置内にあるマスク
レジスタの内容に反映させる。第４図の例ではマスクレ
ジスタＭＲＯに１１０のピットパターンで反映している
。この例ではＡ（Ｉ）−Ｂ（Ｉ）のとき＋１°となり、
Ａ（Ｉ）！ｑ Ｂ（Ｉ）のとき°０°となる。このよう
にＩＦ文の条件の成立、不成立の結果をマスクレジスタ
に記憶しておく。次にＩＦ文の条件が成立した要素につ
いては、Ｃ（Ｉ）−Ｄ（Ｉ）の演算か実施される。第４
図の例では、Ｃ（Ｉ）に関して、マスクレジスタの内容
の°１“に対応する要素の内容が、Ｄ（Ｉ）にＲ換えら
れる。また、１２文の条件が不成立の要素については、
Ｅ（Ｉ）＝ Ｆ（Ｉ）の演算が実施される。第４図の例
ではＥ（Ｉ）に関して、マスクレジスタの内容の“０“
に対応する女素の内容が、Ｆ（Ｉ）に置換えられる。
とに行い、その結果をベクトル処理装置内にあるマスク
レジスタの内容に反映させる。第４図の例ではマスクレ
ジスタＭＲＯに１１０のピットパターンで反映している
。この例ではＡ（Ｉ）−Ｂ（Ｉ）のとき＋１°となり、
Ａ（Ｉ）！ｑ Ｂ（Ｉ）のとき°０°となる。このよう
にＩＦ文の条件の成立、不成立の結果をマスクレジスタ
に記憶しておく。次にＩＦ文の条件が成立した要素につ
いては、Ｃ（Ｉ）−Ｄ（Ｉ）の演算か実施される。第４
図の例では、Ｃ（Ｉ）に関して、マスクレジスタの内容
の°１“に対応する要素の内容が、Ｄ（Ｉ）にＲ換えら
れる。また、１２文の条件が不成立の要素については、
Ｅ（Ｉ）＝ Ｆ（Ｉ）の演算が実施される。第４図の例
ではＥ（Ｉ）に関して、マスクレジスタの内容の“０“
に対応する女素の内容が、Ｆ（Ｉ）に置換えられる。
一般にＩＦ文の処理においては、条件が成立した場合と
、不成立の場合が対になって処理され、従来のベクトル
処理装置では、第５図のようなベクトル命令列に展開さ
れる。すなわち、■で行列Ａ（Ｉ）を主記憶装置からベ
クトルレジスタ（ＶＲＯ）にロード、■で行列Ｂ（Ｉ）
を主記憶装置からベクトルレジスタ（ＶＲ２）にロード
、■ではベクトルレジスタＶＲＯとＶＲ２の内容の比較
を演算器を用いて行い、その結果をマスクレジスタ・Ｍ
ＲＯに反映させる。■で行列Ｄ（Ｉｌを主記憶装置から
ベクトルレジスタＶＲ４にロードし、■ではベクトルレ
ジスタＶＲ４の内容をマスクレジスタＭＲＯの指示によ
り主記憶装置内の行列Ｃ（Ｉ）に格納する。この格納は
マスクレジスタＭＲ０の要素が１１′の部分について行
われる。第４図の例では、軟木番号が１，６．・・・・
・・９８ 、９９に対応するＣ（Ｉ）の内容がＤ（Ｉ）
に置換られる。■はマスクレジスタＭＲＯの全ての要素
を反転する命令で、これにより°１°−１０゜１０°、
１．１となる。■と■は条件が不成立の場合の処理で、
■では行列Ｆ（Ｉ）をベクトルレジスタＶＲ６にロード
、■ではベクトルレジスタＶＲ，５の内容をマスクレジ
スタ皿０の指示により主起１慈装置内の行列Ｅ（Ｉ）に
格納する。この格納もマスクレジスタＭＲＯの要素が１
１の部分について行われる。
、不成立の場合が対になって処理され、従来のベクトル
処理装置では、第５図のようなベクトル命令列に展開さ
れる。すなわち、■で行列Ａ（Ｉ）を主記憶装置からベ
クトルレジスタ（ＶＲＯ）にロード、■で行列Ｂ（Ｉ）
を主記憶装置からベクトルレジスタ（ＶＲ２）にロード
、■ではベクトルレジスタＶＲＯとＶＲ２の内容の比較
を演算器を用いて行い、その結果をマスクレジスタ・Ｍ
ＲＯに反映させる。■で行列Ｄ（Ｉｌを主記憶装置から
ベクトルレジスタＶＲ４にロードし、■ではベクトルレ
ジスタＶＲ４の内容をマスクレジスタＭＲＯの指示によ
り主記憶装置内の行列Ｃ（Ｉ）に格納する。この格納は
マスクレジスタＭＲ０の要素が１１′の部分について行
われる。第４図の例では、軟木番号が１，６．・・・・
・・９８ 、９９に対応するＣ（Ｉ）の内容がＤ（Ｉ）
に置換られる。■はマスクレジスタＭＲＯの全ての要素
を反転する命令で、これにより°１°−１０゜１０°、
１．１となる。■と■は条件が不成立の場合の処理で、
■では行列Ｆ（Ｉ）をベクトルレジスタＶＲ６にロード
、■ではベクトルレジスタＶＲ，５の内容をマスクレジ
スタ皿０の指示により主起１慈装置内の行列Ｅ（Ｉ）に
格納する。この格納もマスクレジスタＭＲＯの要素が１
１の部分について行われる。
第４図の例では、要素番号が２．・・・・・・、１００
に対応するＥ（Ｉ）の内容がＦ（Ｉ）に置換られる。
に対応するＥ（Ｉ）の内容がＦ（Ｉ）に置換られる。
以上の処理で明らかな様に、ＩＦ文の条件が成立した場
合の処理と不成立の場合の処理の間において、マスクレ
ジスタと内容な各要素について反転させる必要がある。
合の処理と不成立の場合の処理の間において、マスクレ
ジスタと内容な各要素について反転させる必要がある。
第４図の例では１〜１００までの要素について、マスク
レジスタＮ徂０の内容を反転させる必要がある。
レジスタＮ徂０の内容を反転させる必要がある。
本発明では、マスクレジスタの内容な各要素について反
転させる処理のオーバヘッドを取り除くために、マスク
レジスタの各要素の内容が１１１、、らば有効なのか、
あるいは１０１ンエらは有効なのかを指示する命令を設
ける。これにより、マスクレジスタの内容を反転させブ
よくても、同じ内容で処理を可能にした。
転させる処理のオーバヘッドを取り除くために、マスク
レジスタの各要素の内容が１１１、、らば有効なのか、
あるいは１０１ンエらは有効なのかを指示する命令を設
ける。これにより、マスクレジスタの内容を反転させブ
よくても、同じ内容で処理を可能にした。
第６図は本発明に基づくベクトル命令列の一例を示す。
この処理は第５図と比較して■が異なるのみで、他のベ
クトル命令は同じである。
クトル命令は同じである。
すなわち、第５図の■ではマスクレジスタ〜３Ｘ（０の
内容を反転させる命令を出したか、第６図の■ではマス
ク値の意味を反転（この例では°０°を有効とする）す
る命令ＣＨＭを出している。第５図の■の処理では、マ
スクレジスタＭＲＯの要素のすべて（第４図の例では１
００要素）について反転する必要があるが、第６図の■
の処理では、マスク値が′１゛が有効かあるいは′０“
が有効かを指示するだけで良いので、高速に処理が可能
である。
内容を反転させる命令を出したか、第６図の■ではマス
ク値の意味を反転（この例では°０°を有効とする）す
る命令ＣＨＭを出している。第５図の■の処理では、マ
スクレジスタＭＲＯの要素のすべて（第４図の例では１
００要素）について反転する必要があるが、第６図の■
の処理では、マスク値が′１゛が有効かあるいは′０“
が有効かを指示するだけで良いので、高速に処理が可能
である。
第７図は本発明の一実施例となるベクトル処理装置の本
発明に直接関係する部分の構成図である。１０はベクト
ルレジスタ部、１１は演算部、１２はマスクレジスタ部
、１６はベクトル処理制御部、１４はベクトルレジスタ
部１０と主記憶装置との間で行列のロード、ストアを実
行するメモリリクエスタであり、これらは第１図におけ
るベクトル処理ユニット３の中に設けられる。ベクトル
処理制御部１６は信号線Ｌ１１を介して主記憶装置より
ベクトル命令を読み出し解読を行って、ベクトル処理の
制御をベクトルレジスタ部１０、マスクレジスタ部１２
、演算部１１に指示する。ベクトル処理制御部１３の中
の解読器１３１が笛Ａ防１の■のマスク値の意味を反転
する命令（ＣＩ−１Ｍ命令）を解読すると、信号線Ｌ２
１より、マスクレジスタ部１２に対し、マスク値の意味
を反転するよう指示する。これによって、マスクレジス
タ部１２から信号＃！Ｌ２６によりメモリリクエスタ部
１４へ、また信号＆Ｌ２４により演算部１１へそれぞれ
送られるマスク値が反転される。
発明に直接関係する部分の構成図である。１０はベクト
ルレジスタ部、１１は演算部、１２はマスクレジスタ部
、１６はベクトル処理制御部、１４はベクトルレジスタ
部１０と主記憶装置との間で行列のロード、ストアを実
行するメモリリクエスタであり、これらは第１図におけ
るベクトル処理ユニット３の中に設けられる。ベクトル
処理制御部１６は信号線Ｌ１１を介して主記憶装置より
ベクトル命令を読み出し解読を行って、ベクトル処理の
制御をベクトルレジスタ部１０、マスクレジスタ部１２
、演算部１１に指示する。ベクトル処理制御部１３の中
の解読器１３１が笛Ａ防１の■のマスク値の意味を反転
する命令（ＣＩ−１Ｍ命令）を解読すると、信号線Ｌ２
１より、マスクレジスタ部１２に対し、マスク値の意味
を反転するよう指示する。これによって、マスクレジス
タ部１２から信号＃！Ｌ２６によりメモリリクエスタ部
１４へ、また信号＆Ｌ２４により演算部１１へそれぞれ
送られるマスク値が反転される。
第８図は、第７図のマスクレジスタ部１２を更に詳細に
示す図である。８８図において、８ｏはマスクレジスタ
、８１はマスクレジスタ８ｏの各快累を喪素査号順に取
出すセレクタ、３ｏと５１はアンドゲート、６２はオア
ゲート、６６と３４はインバータである。ベクトル処理
？ＢｌＪ （０部１６でＣｆ（Ｍ命令が解読されなけれ
ば、信号ｆ＃、Ｌ２１はハイレベルにあり、マスクレジ
スタ８ｏの内容はそのまま１ｇ号腺Ｌ２４．Ｌ２６に出
力される。口■命令が解読されると、信号１Ｌ２１はロ
ーレベルとなり、マスクレジスタ８０の内容はインバー
タ６６で反転された後に信号線Ｌ２４．Ｌ２６に出力さ
れる。この例では反転の制御をマスクレジスタ部１２で
行っているので、メモリリクエスタ部１４および演算部
１１は、マスク値が°１°のとき常に有効として取扱う
ことができ、制御が容易である。
示す図である。８８図において、８ｏはマスクレジスタ
、８１はマスクレジスタ８ｏの各快累を喪素査号順に取
出すセレクタ、３ｏと５１はアンドゲート、６２はオア
ゲート、６６と３４はインバータである。ベクトル処理
？ＢｌＪ （０部１６でＣｆ（Ｍ命令が解読されなけれ
ば、信号ｆ＃、Ｌ２１はハイレベルにあり、マスクレジ
スタ８ｏの内容はそのまま１ｇ号腺Ｌ２４．Ｌ２６に出
力される。口■命令が解読されると、信号１Ｌ２１はロ
ーレベルとなり、マスクレジスタ８０の内容はインバー
タ６６で反転された後に信号線Ｌ２４．Ｌ２６に出力さ
れる。この例では反転の制御をマスクレジスタ部１２で
行っているので、メモリリクエスタ部１４および演算部
１１は、マスク値が°１°のとき常に有効として取扱う
ことができ、制御が容易である。
本発明によれば、マスクレジスタの内容の値の意味を反
転させる命令を設けて制御することにより、条件文の条
件の成立、不成立の場合の異なった処理を同一のマスク
レジスタの内容を用いて実行できるので、処理が高速に
行える。
転させる命令を設けて制御することにより、条件文の条
件の成立、不成立の場合の異なった処理を同一のマスク
レジスタの内容を用いて実行できるので、処理が高速に
行える。
第１図は本発明が適切されるベクトル処理装置の全体構
成図、第２図は科学技術計算のプログラム例を示す図、
第３図及び第４図は第２図の動作を説明するためのフロ
ーチャートおよび主記憶装置の状態図、第５図は従来の
ベクトル命令倒動を示す図、第６図は本発明によるベク
トル命令列を示す図、第７図は本発明によるベクトル処
理装置の要部構成図、第８図は第７図のマスクレジスタ
部のさらに詳細なブロック図である。 １０・・・ベクトルレジスタ部、 １１・・・演算部、 １２・・・マスクレジスタ部、 １６・・・ベクトル処理制御部、 ８０・・・マスクレジスタ、 ８１・・・セレクタ。 代禅人弁理士 尚 橋 明 友（、：＝、’ ＝コｌ。 第１図 纂２図 ＤＯ／Ｑ エ＝ ７． ｌｏ。 １Ｆ（Ａ（す、ＥＱ、β（１））７ＨＡＮＣ（１） ＝
Ｄ （１） −１５１ １：（１） 二Ｆ （１） ｔｏ （ＯＮ７１Ｎｕ７： 第３ 図 第４図 口 第Ｓ 図 ｎ ＼ ７に圓
成図、第２図は科学技術計算のプログラム例を示す図、
第３図及び第４図は第２図の動作を説明するためのフロ
ーチャートおよび主記憶装置の状態図、第５図は従来の
ベクトル命令倒動を示す図、第６図は本発明によるベク
トル命令列を示す図、第７図は本発明によるベクトル処
理装置の要部構成図、第８図は第７図のマスクレジスタ
部のさらに詳細なブロック図である。 １０・・・ベクトルレジスタ部、 １１・・・演算部、 １２・・・マスクレジスタ部、 １６・・・ベクトル処理制御部、 ８０・・・マスクレジスタ、 ８１・・・セレクタ。 代禅人弁理士 尚 橋 明 友（、：＝、’ ＝コｌ。 第１図 纂２図 ＤＯ／Ｑ エ＝ ７． ｌｏ。 １Ｆ（Ａ（す、ＥＱ、β（１））７ＨＡＮＣ（１） ＝
Ｄ （１） −１５１ １：（１） 二Ｆ （１） ｔｏ （ＯＮ７１Ｎｕ７： 第３ 図 第４図 口 第Ｓ 図 ｎ ＼ ７に圓
Claims (1)
- 条件文を処理するためのマスクレジスタを備えるベクト
ル処理装置において、命令によりマスクレジスタの内容
の値の意味を変更する手段を設け、条件文の条件が成立
した場合と不成立の場合とを同一のマスクレジスタの内
容により処理することを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243944A JPS60136873A (ja) | 1983-12-26 | 1983-12-26 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243944A JPS60136873A (ja) | 1983-12-26 | 1983-12-26 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136873A true JPS60136873A (ja) | 1985-07-20 |
Family
ID=17111355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243944A Pending JPS60136873A (ja) | 1983-12-26 | 1983-12-26 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136873A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033446A (ja) * | 2006-07-26 | 2008-02-14 | Nec Computertechno Ltd | ベクトル制御回路、ベクトル処理装置、ベクトル制御方法、および、ベクトル制御プログラム。 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833775A (ja) * | 1981-08-21 | 1983-02-28 | Hitachi Ltd | コンパイル方法 |
-
1983
- 1983-12-26 JP JP58243944A patent/JPS60136873A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833775A (ja) * | 1981-08-21 | 1983-02-28 | Hitachi Ltd | コンパイル方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033446A (ja) * | 2006-07-26 | 2008-02-14 | Nec Computertechno Ltd | ベクトル制御回路、ベクトル処理装置、ベクトル制御方法、および、ベクトル制御プログラム。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058410A (en) | Method and apparatus for selecting a rounding mode for a numeric operation | |
| US4774688A (en) | Data processing system for determining min/max in a single operation cycle as a result of a single instruction | |
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| KR910010301A (ko) | 명령 지정방법 및 실행장치 | |
| KR100493126B1 (ko) | 데이터정밀도모드표시기를구비한다중파이프라인형마이크로프로세서 | |
| US5802359A (en) | Mapping processor state into a millicode addressable processor state register array | |
| KR900003743A (ko) | 명령파이프라인방식의 마이크로프로세서 | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JPS60136873A (ja) | ベクトル処理装置 | |
| Kawano et al. | Fine-grain multi-thread processor architecture for massively parallel processing | |
| JPS63245525A (ja) | マイクロプログラム処理装置 | |
| JPH0830971B2 (ja) | プログラマブルコントローラ | |
| JP2557629B2 (ja) | 割込方式 | |
| JPH05108345A (ja) | 分岐命令処理装置 | |
| JPS6051947A (ja) | 仮想記憶計算機における命令先取方式 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPH0619700B2 (ja) | 演算装置 | |
| JPS61143849A (ja) | プロセツサ | |
| JPH02226458A (ja) | 並列処理計算機パイプライン処理方式 | |
| JPH02148140A (ja) | 情報処理装置における条件分岐制御方式 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS60142744A (ja) | 多重言語処理システム | |
| JPS6023378B2 (ja) | 情報処理装置 | |
| JPH01258032A (ja) | パイプライン処理機構を持つデータ処理装置 | |
| JPS6149695B2 (ja) |