JPS60129867A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は複数の演算制御装置を有する亀子計算機（以下
ではマルチプロセッサ型を子計算機と守ぷ）における生
メモリ上のリソースを複数の演算ｆ＋ｊｌＪ御装置で共
有するときの排他制御を効率良く行１Ｌえるようにした
メモリ装置に関する。

〔発明の技術的背景〕

最近の電子ｉｔ算機においては、その使用効率を向上さ
せるためマルチクログラミング方式が採用されている。

マルチグログラミングとは一つの処理装置で複数個のプ
ログラムを時分割して見かけ上これらを同時に実行する
ことである。

すなわち、複数のタスクを同時に実行できる扱能を持っ
ているものである。

したがって、複数のプログラムが同一のリソースをアク
セスする場合には、プログラム間でのリソースの排他が
必要に１よる。ここで排他とは、同一のリソースを他の
プログラムがアクセスすることを禁止することをいうが
、複数のプログラム間でリソースの排他を必要となるの
は、次のような事情によるものである。

例えは、プログラムＡとグログ２ムＢがリソースＸを共
鳴し、マルチ処理を実行しているとする。この場合、両
者のプログラム間で排他がとられているものとずれは、
グログラムＡとプログラムＢの実行および共鳴リソース
Ｘに対するアクセスは、時分割的に独立して行ン【われ
ることになる。その結果、いずれのプログラムについて
も期待する出力を得ることができる。ところが、両者の
ノ゛ログ２ム間で排他がとられていないときは事情は全
く異なったものとなる。

すなわち、グログ２ムＡの共有リソースＸＫ対するアク
セスλプログラムＢの共鳴リソースＸに対するアクセス
は５．異なる条件下において別個になされる斥め論理的
に不整合を生じる。例えはグログ２ムＡが共鳴リソース
Ｘをアクセスしている時にグログレムＢがこの共有リソ
ースＸをアクセスして共有リソースＸの状態を変化させ
、その後もグログシムＡは共有リソースＸをアクセスし
続げたとする。すると、プログラムＡは、プログラムＢ
により共鳴リソースＸの状態が改変させられたことを知
らないでその共有リソースＸをアクセスすることになる
。

このように複数のプログラム間で共有リソースに幻して
排他がとられていない場合には、先に実行中のプログラ
ムＡによりアクセスされている共有リソースＸの状態が
途中で実行されたプログラムＢによって変化してしまう
と、プログラムＡの共有リソースＸに対する処理は異な
った鉛件下で続けられることになり、論理的に不整合を
生じることになる。すなわち、グログ２ムＡの共有リソ
ースＸＫ対する変換をＦａ（Ｘ）、プログラムＢの共有
リソースに対する変換なＦｌ）（Ｘ）とすると、プログ
ラムＡとプログラムＢの間に排他がとられている時には
共有リソースＸの状態はに’ａ　（Ｆｂ　（Ｘ　）か、
ｉ”ｂ（ｘ））　となる。

しかしグログラムＡとプログラムＢの間に排他がとられ
ていない時には共有リソースＸの状態はプログラムＡ又
はＢの実行によって一義的に定まらず、ｌ’ａ（Ｘ）か
、Ｆｂ（ｘ）か、あるいは全く予期しない結果のいずれ
かになり、少なくとも期待する出力は得られない。

従来、このような排他が必要となる装置としては通常互
いに独立したプログラム間で共有する主メモリ、周辺装
置、伝送装置等であり・これらに対して行なわれている
排他制御としては一般的に仄のような方法が採用されて
いる。

第１はプログラムの美行管理を一元化し、共有リソース
をアクセスするときにはプログラム間で競合関係が生じ
ないようにする方法である。

第２は競合するプログラム間で、排他制御を必要とする
処理を行なう前に所定の排他制御マクロ命令を発行する
ように予め取り決めておぎ・、共有リソースの排他状態
を事前にチェックする方法である。第３は一方のプログ
ラムが実行中には他方のグログ２ムの処理が割り込まな
いようにする方法である。

一般に第１の方法は適用範囲が周辺装置等の機器に限定
され、かつ通常はオペレーティングシステムでサービス
される。従って、アプリケーション−ソフトウェアで使
用される方法としては、通常上記の第２および第３の方
法である。

これら第２および第３の方法の何れを用いるかは所定の
排他制御マクロ命令を実行するのに要する時間Ｔ１ど排
他を必要とする処理そのものの実行に要する時間Ｔ２の
関係ぞ克てどちらが短いかによって決められる。すなわ
ち、Ｔ＋＞Ｔ２の場合には上記第３の方法による方がプ
ログラムの応答上好ましく、また簡単である場合が多い
。これと逆にＴ　ｓ　＜　Ｔ　２の場合には上記第２の
方法による力がよい。

〔背景技術の問題点〕

しかるにマルチプロセッサ型電子計算機にお・いて、共
有リソースに対して各々のプロセッサ間で排他をとる場
合、前記第３の方法は次のような理由により採用するこ
とができない。すなわち、電子計算イ幾への新たな割込
信号を完全に停めたとしても、各プロセッサでは既にプ
ログラムが走行しているため、それらのプログラム間で
は互いに排他をとることができない。また、前記第２の
方法を用いると、排他制御を必要とする全てのものに−
ｌｌノド他制ママクロ命令発行し、それを分析する必要
がある。このため、処理が極めて煩雑なうえに、排他を
とるための時間が膨大になり、電子計算機の利用効率が
低下し、好ましくない。

ところで、マルチプロセッサ型電子計算機では、各プロ
セッサの処理を完全に独立させることが最も簡単な業務
割当の方法となる。しかし、従来の方法によってこれを
実現しようとすると、マルチプロセッサのオリ用形態は
極めて制限されたものになり、その能力を十分に発揮し
得ない。

〔発明の目的Ｊ 本発明は上記のような事情に鑑みてなされたもので、そ
の目的はプログラム側で特に細かな排他を意識すること
なく効率の高い排他制御を行なうことができるメモリ装
置を提供しようとするものである。

〔発明の概要〕

本発明は上記の目的を達成するため、複数の演算制御装
置が共通してアクセスする電子計算機のメモリ装置にお
いて、演算制御装置間の排他制御対象を複数の排他制御
の単位に分割（物理的な意味の分割でなく論理的に排他
を必要とする単位に分割）し、この排他制御の単位に関
する情報を登録して排他制御を行１．Ｃうようにしたこ
とを特徴としている。

〔発明の実施例〕

以下本発明の一実施例を図面を参照して説明する。第１
図は本発明によるメモリ装置と複数の演算１ｂυ御装置
との関係を示す構成図である。

第１図において、ＩＡ、ｒＢ、ｒｃは複数（本例では３
個）の演算制御装置、２はこれら演算制御装置７Ａ、７
Ｂ、ＪＣにより共通してアクセスされる共有メモリを含
む本発明によるメモリ装置で、このメモリ装置２は前記
各演算制御装置ｚＡ、ｚＨ，ｚＣＫ対しパスライン３を
通して接続されている。

第２図は第１図に示すメモリ装置２の内部構成例馨示１
ブロック図である。第２図において、２１は演算制御装
置ｔｋ、ｚＢ　、ｔｃが共通してアクセスする共イタメ
モリ、２２は演算制御装置“ＺＡ、ＩＢ、ＩＣから出さ
れるアクセス命令中のアドレスを取出すアドレス取出回
路ミ２３は同じく市算制御装置７Ａ、ｉＢ　、ＪＣから
出されるアクセス命令により共通メモリ２１よりデータ
のｉＩｃ出しまたはメモリへのデータの書込み処理を行
なうデータアクセス回路である。また２４はロックメモ
リで、このロックメモリ２４は第３図に示すように排他
制御の対象範囲を示すアドレスの範囲およびそれに対応
する排他制御状態を登録する登録テーブルと何れの演算
制御装置が対象データを占鳴しているかな記憶する記憶
部を有している。この場合、登録テーブルに登録される
排他制御の対象範囲は複数の排他制御を独立して行なえ
る単位（以下排他ｆｌｔＵ側ｊ単位と呼ぶ）Ｋしてあり
、またその情報は演算制御装置により変更できるように
しである。

さらに２５はアドレス取出口路２２により取出されたア
ドレスが入力されるロックチェック回路で、このロック
チェック回路２５はその入力アドレスをロックメモリ２
２の登録テーブルに照し合せてチェックし且つそのアド
レスが排他制御の対象として登録されている範囲内にあ
るとぎ他の演算制御装置により占有されているか否かを
判断するものである。２６はロックチェック回路２５に
よりアドレス取出回路２２から入力でれるアドレスが排
他制御の対象範囲外のときおよびアドレスが排他制御の
対象範囲内にあり且つ演算制御装置により占有されてい
ないとき開制御されそれ以外は閉制御されるゲート回路
で、このゲート回路２６が開制御されると共有メモリ２
１に対してアドレス取出回路２２により取出されたアド
レスケ入力すると同時にデータアクセス回路２３により
そのアドレスに該当する部分からデータの読出しまたは
そのアドレスに該当する部分にデータの書込み処理が行
なえるようにしである。

区に上記のように４’ｔ’；成されたメモリ装置の作用
について述べる。今、メモリ装置２の共有メモリ２ノに
幻して排他制御の必要なアクセスを行なうには、まず演
算制御装置ｚＡ、ＪＢ　。

ｌＣの何れかから排他制御を行なうことを宣言するアク
セス命令をデータバス３を通してメモリ装ｆｌｚＶｃ与
える。この場合、アクセス命令が例えば演ｉ：Ｌ制御装
置ｚＡから川されているものとすれは、メモリ装置２で
はアドレス取出口路２２Ｖｃよりそのアクセス命令中の
アドレスを取り出してロックチェック回路２５に入力す
る。

このロックチェック回路２５では共有メモリ２１のデー
タンアクセスするためのアドレスがロックメモリ２４に
排他制御の対象として登録されているかどうかを判断す
る。つまり、ロックチェック回路２５はアドレス取出回
路２２“がら入力されたアクセスしようとするアドレス
が排他制御の対象としてロックメモリ２４に登録されて
いる範囲にあるか否かを判断し、登録範囲内にあるとき
はさらに他の演算制御装置ｒＢ又はＩＣにより占有され
ているか否かを判断する。そして占有されているときは
ゲート回路２６に対してそのアクセスが終了するまで開
かないように制御し、また上記以外の場合、すなわち、
アクセスしようとするアドレスが排他制御の対象となっ
ており、しかも他の演算制御装置に占崩されていないと
きはロックメモリ２４に対してその登録範囲内の該当箇
所にアドレスを登録するとともにゲート回路２６に対し
てはゲートオン信号を出力して洲制御する。これにより
、データアクセス回ｒ５２３は前記演算制御装置１ｋか
ら出されたアクセス命令によりゲート回路２６を通して
共有メモリ２１との間でデータがアクセスされる。つま
り、共有メモリ２Ｉよりデータの読出し又は共有メモリ
２１へのデータの書込み処理が行なわれる。

ここで、ロックチェック回路２５の動作を第４図に示す
フローチャートに従つ又述べる。ロックチェック回路２
５にアドレス取出回路２２で取出すれたアクセス命令中
のアドレスが入力されると、このロックチェック回ｗＪ
２５ではます°１ステップ１０１にてそのアクセス対象
アドレスがロックメモリ２４に有１−る第３図に示す排
他制御対象範囲の登録テーブル中にあるかどうかを判定
する。この判定はステップＩ０２にてすべての排他制御
の対象エリアについて行なわれ５、対象外であるときは
、ステップ１０３にてゲート回路２６にゲートオン（ｆ
ｉ号を出力する。

またステップｌＯ１にてアドレスが対象範囲内にあると
判定された時は、ステップ１０４にてロックメモリ２４
に記憶されている演算制御装置の対象データの中でその
対象データが他の演算制御装置によって占有されている
か否かをチェック１−る。そしてステップ１０４にてロ
ックメモリ２４のチェックの結果、他の演算制御装置に
より占有されている場合、すなわち、ロックされている
場合は、そのロック状態が解除されるまで時期するｂ やがて、他の演算制御装置での処理が終了してその占有
状態がロックメモリ２４から解除されると、この解除さ
れた記憶部分にステップ１０５にて対象排他制御単位を
占治したことを登録し、その後演算制御装置のプログラ
ムにより共有メモリ２１に対してアクセス処理を続行す
る。この演算制御装置のプログラムの実行によって排他
制御の必要な共有メそすのアクセスが終了すると解除命
令が発行され、この解除命令によってロックメモリ２４
内の占有情報がクリアされ、他の演算制御装置Ｖこ対し
てアクセス可能な状態となる。

このように本実施例では複数の排他制御を独立して行な
える単位に排他制御対象を分割してロックメモリ２４に
登録するとともにその情報は演算制御装置により変更可
能にしであるので、演算制御装置が排他制御のために待
となる割合を下げることができｓ　４ＩＪ、子計算機の
利用効率ン向上させることができる。しかも共有メモリ
２ノにデータの割付けを登録したとぎ、同時に排他ｔｌ
ｊｌＪ御対象にも登録するようにしたので、共力メモリ
２ノにズづしてアクセスを行なう演算制御装置により排
他制御対象の分割を意識する必要がなく、−貫した管理
が可能となる。この場合、１つの排他ｆｌｉｌＪ御単位
は必ずしも連続した領域とは限らないが、第３図に示す
ように排他制御の単位に対し複数の領域ケ登録できるの
で十分ズづ処できる。

なお、上記実施例においては演算制御装置より排他制御
の宣言が７よされるとすべて排他制御を行なうようにし
たが、この排他ｆｌｌＪ御が必要なのは共南メモリに対
する書込み処理がからんだ場合で、読出処理と読出処理
の間で排他制御の必要はない。そこで、本発明では演算
制御装置より排他制御の宣言を行なうとき、読出のみか
否かをロックメモリ２４に登録できるようにしておき、
またロックチェック回路２５に対しては読出処理と読出
処理との間に待ち時間を設けずにゲート回路２６を開制
御するようにしておけは、演算制御装置の利用効率を高
めることかった演算制御装置を待たせなければならない
。

〔発明の効果〕

以上述べたように本釦明によれは、複数の演算制御装置
が共通してアクセスする電子計算機のメモリ装置におい
て、排他制御の対象を複数の排他制御の単位に分割し、
この排他制御の単位に関する情報を登録して排他制御を
行なうようにしたので、演算制御装置側で特に細かな排
他を意識することなく、効率の商い排他制御を行なうこ
とができるメモリ装置を提供できる〇

【図面の簡単な説明】

第１図は本発明によるメモリ装置と複数の演算制御装置
との関係を示す構成図、第２図は本発明によるメモリ装
置の一実施例な示すブロック図、第３図は同実施例にお
いてｐツクメモリ内に有する利他制御の対象範囲を示す
アドレスの範囲およびそれに対応する排他制御状態を登
録するゑ１録テーブルの説明図、第４図は同実施例にお
けろロックチェック回ｊｆ’ｒの７１１１１作を説明す
る／辷めのフローチャートを示す図である。 １　Ａ　、　１１３　、　Ｉ　Ｃ・・・演算制御装置、
２・・・メモリ装置、３・・・テークバス、２Ｉ・・・
占有メモリ、２２°・・アドレス取出回路、２３・・・
データアクセス回路、２４・・・ロックメモリ、２５　
・ロックチェック回路、２６・・・ゲート回路。 出願人代理人　弁理士　鈴　江　武　彦第１図 ｆＪＥ２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 複数の演算制御装置が共通してアクセスする電子割算様
   のメモリ装置において２前記演算制御装置間の排他制御
   の約数範囲ン４（すアドレス情報と当該対象範囲の占有
   状態とを記憶１−るロックメモリと、前記谷眞算＄ｌＪ
   御装匝のアクセス命令から取り出したアクセスアドレス
   が前記ロックメモリの示す排他１＋ｌＪ　１１範囲内に
   該当′１−るか否かを判定する柁１の＋段、この第１の
   手段により前記アクセスアドレスが前記排他１ｂ１」御
   の約数範囲内にあると判定されるとその約数範囲内の該
   当する箇所が他の１つのυ■算制御装置により占有され
   ているか否かを判定する第２の手段、この第２の手段に
   より他の演算制御装置が占有してい／；ｌ：いと判定さ
   れると前記ロックメモリに対して排他開側ｊの対象範曲
   内の該当箇所に前記アドレス情報を記憶すると同時に当
   ば対象範囲を占有状態として前記アクセス命令を実行さ
   せ。 また他の演算制御装置により占有されていると判定され
   ると前記ロックメモリの占有状態が解除されるまで前記
   アクセス命令による実行を待期する第３の手段を備えた
   ロックチェック回路とぐ設けたことを特徴とするメモリ
   装置。