JPS60126752A - 実記憶分割使用方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＋８＋　発明の技術分野 本発明は、記憶装置の実記憶領域を分割し、それぞれの
領域をモードレジスタで特定して、使用する場合のアド
レス例外及び記憶保護例外に対する処理方式に関する。

（ｂ）　技術の背景 情報処理装置において、本来主記憶は制御プログラム（
例えば、オペレイティングシステム）の管理下の元で、
一元化された記憶部である。

然しなから、昨今においては、情報処理装置に対して、
種々の機能追加や、機能強化が要求され、効率の良い処
理を行う為に、マイクロプログラム等のハードウェアや
サービスプロセッサーに開放された作業用の記憶部が要
求されるようになってきた。

一方、最近の半導体技術の著しい進歩に伴って、コスト
の安い記憶素子が提供されるようになり、主記憶装置も
大容量化が図られつつあり、上記作業用の記憶領域を設
けることが容易になってきた。

従って、本来はマイクロプログラムやサービスプロセッ
サー等に、専用の作業用記憶部を設けＫば良いが、例え
ばマイクロプログラム用の作業用記憶領域を制御メモリ
内に専用に設けようとすると高速の制御メモリが必要と
なり、コスト高となる問題があり、経済的に使用できる
主記憶を分割して、上記作業用記憶領域とする方法の提
供が要望されていた。

又、本発明に関連する技術として、異常動作に関する割
り込み方式があるが、一般的にはマシンチェック割り込
み、スーパーバイザ割り込み、外部割り込み、入出力割
り込み、リスタート割り込み、プログラム割り込み等が
ある。

そして、本発明は上記種々の割り込みの内、プログラム
割り込みの一部であるアドレス例外、及び記憶保護例外
割り込みに関している。

プログラム割り込み自体は、一般的にはプログラムの実
行の結果発生する例外であり、命令やデータの間違った
使用方法によって発生する。

上記ア・ドレス例外は、情報処理装置がアクセスできな
い、又はアクセスしてはいけない記憶領域のアドレス指
定を行った場合に発生する。

又、記憶保護例外は、情報処理装置がユーザによって保
護されている主記憶の領域をアクセスした時、その記憶
領域に対応した主記憶キーと、プログラムステータス語
（ＰＳＷ　）又はコマンドアドレス語（ｃａＷ　）の保
護キーとが一致しなかったような場合に発生する。

本発明は、上記主記憶を分割し、それぞれの領域をモー
ドレジスタで特定して、使用する場合のアドレス例外、
記憶保護例外処理を効果的に行う方法に関連している。

（Ｃ１従来技術と問題点 一般に、情報処理装置においては、それぞれ−のプログ
ラムにおいて、データの変換、データの入れ替え、デー
タのセイブ、各種テーブル類の作成等の作業用としてワ
ークエリアを確保しているのが普通である。

従って、所謂ワークエリアは固定されていない為、例外
処理が煩雑となり、情報処理装置におけるオーバヘッド
を増加させる要因ともなっていた。

又、情報処理装置に一対して、種々の機能追加や機能強
化が要求されても、マイクロプログラムやサービスプロ
セッサーが自由に使用できるワークエリアがないと、簡
単に機能の追加９強化ができないという問題があった。

特に、マイクロプログラムが使用するワークエリアを専
用に持つ場合は、高速で、コストの高い制御メモリ内に
設ける必要があり、不経済となる問題があった。

ｆｄ＋　発明の目的 本発明は上記従来の欠点に鑑み、主記憶を分割して、マ
イクロプログラム等の）＼−ドウエアや、サービスプロ
センサーが自由に使用できる領域を特定し、その特定領
域において発生するアドレス例外、記憶保護例外処理を
効率的に行い、他のプログラム等に影響を与えないでワ
ーク処理ができる方法を提供することを目的とするもの
である。

（ｅ）　発明の構成 そしてこの目的は、本発明によれば、記憶装置に実装さ
れているアドレス空間の物理的上限を示すレジスタを有
し、該レジスタの示すアドレスの領域外に対するアドレ
ス例外割り込み機構を有する記憶装置において、実記憶
を複数の記憶領域に分割使用する為に、各々分割された
記憶領域の上限を示す複数のレジスタと、どの記憶領域
で動作させるのかを選択及び識別する為の動作領域識別
用のモードレジスタと、記憶保護について適用制御をす
るか否かを指示する記憶保護適用制御レジスタと、上記
モードレジスタで指定されたある記憶領域で動作してい
る時にアクセスしたアドレスと、上記分割された記憶領
域の上限を示すレジスタとの間で、アドレス値を比較し
て、他の記憶領域へアクセスしようとしたことが判定さ
れた時、割り込むことによってアドレス例外が発生した
ことを通知する手段と、上記モードレジスタで指定され
た、ある記憶領域で動作している時、上記記憶保護適用
制御レジスタで、記憶保護適用と指定され、この記憶領
域内で記憶保護例外が発生したことを通知する手段と、
上記アドレス例外及び記憶保護例外が発生した場合、ど
の記憶領域からのものかを識別して、それぞれに対応し
た処理を行う為に、それぞれに異なる割り込みコードを
与える手段とを設け、該割り込みコード別に割り込み例
外処理を行う方法を提供することによって達成され、情
報処理装置に対して種々の機能追加や機能強化が要求さ
れた時にも、マイクロプログラム等のハードウェアやサ
ービスプロセンサーが、上記分割された特定記憶領域を
自由にワークエリアとして使用することができるので、
他のプログラムに影響を与えることなく機能の追加９強
化ができる利点がある。

ｆｆｌ　発明の実施例 本発明の主旨を要約すると、本発明は主記憶を分割し、
ハードウェアやサービスプロセンサーがそれぞれの記憶
領域でのみ動作可能なモードを設け、そのモードで動作
中に発生したアドレス例外や記憶保護例外事象を割り込
み手段で認識し、その割り込みの詳細は割り込みコード
を変えることによって区別し、それぞれの割り込みコー
ドに対応した例外処理を可能としたものである。

以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例をブロック図で示した図であ
り、第２図は分割された主記憶領域と各領域の上限を示
すレジスタとの関係を説明する図であり、第３図は本発
明を実施した場合のアドレス例外、記憶保護例外事象と
割り込みコードとの関係を説明する図表である。

第１図において、１は主記憶に実装された実主記憶の上
限を示す実装上限アドレスレジスタ（以下ＰＬＲという
）、２は実装上限アドレスと実装下限最小アドレス間に
おいて、分割された最初の記憶領域の分割上限アドレス
レジスタ（以下ＳＬＲという）、３は動作領域識別用の
モードレジスタ（以下ｉという）、４は記憶保護を適用
するか否かを制御する記憶保護制御レジスタ（以下にと
いう）　、　５．６は比較器で、それぞれＳＬＲ２，Ｐ
ＬＲ１で示される上限アドレスと実アドレスレジスタ（
ＲＡ）１０とを上ヒ較し、　（Ｒ八）　＞　（ＳＬ’Ｒ
）　、（Ｒ八）　＞　（ＰＬＲ）の時、それぞれ識別信
号Ａ、　Ｂを割り込み例外処理機構９に送出する。７は
主記憶キーストレージ、８は主記憶（ＭＳ）　、　９は
上記割り込み例外処理機構、１０は上記実アドレスレジ
スタ（ＲΔ）。

１１は保護キー保持レジスタ（ＫＥＹ　）である。

今、ＰＬＲ１及びＳＬＲ２が、それぞれ第２図に示す値
を保持しているものとする。

１）ｉ＝Ｏｒ即ち、（ａｌ領域使用モード」：モードレ
ジスタミニ０で、記憶保護制御レジスタに＝Ｑであって
、実アドレスレジスタ（ＲＡ）　１０に、情報処理装置
がＳＬＲ２より小さいアドレス又は同一のアドレスをセ
ットして、主記憶（ＭＳ）　８をアクセスしたとすると
、この場合は第２図の＋ａｌ領域をアクセスすることを
表しているので、アドレス例外は発生せず、又記憶保護
は通用外の条件となっているので、記憶保護例外も発生
しないで、正常な主記憶アクセスを行うことができる。

上記で、ｋ＝１場合において、主記憶キーストレージ７
と保護キー保持レジスタ（ＫＥＹ　）　１１のキーの値
が一致しなかった場合には、記憶保護例外（ＰＲＯＴ、
第３図の第４項参照）が発生し、割り込み例外処理機構
９は該記憶保護例外が発生したことを認識する。然しな
から、両キーが一致した場合には、正常な主記憶アクセ
スを行うことができる。

次に、上記モードレジスタｔ＝０であって、実アドレス
レジスタ（ＲＡ）　ＩＱに、ＳＬＲ２より大きい第２図
の（ｂｌ領域内を示す値をセントし、主記憶（ＭＳ）　
８をアクセスしようとした場合は、比較器５が動作し、
割り込み例外処理機構９はアドレス例外（ＡＩＮＶ、第
３図の第２項参照）が発生したことを認識する。

又、実アドレスレジスタ（１？Ａ）　１０に、Ｓｌ、Ｒ
２とＰＬＲ１より大きい第２図の（Ｃ１領域内を示す値
をセットし、主記憶（ＭＳ＞　８をアクセスしようとし
た場合は比較器５、及び比較器６が動作し、割り込み例
外処理機構９ばアドレス例外（ＡＩＮＶ、第３図の第１
項参照）が発生したことを認識する。

２）ｉ＝１ｒ即ち、（ｂｌ領域使用モード」二次に、モ
ードレジスタｉ＝ｌに動作モードが変わり、ｋ＝０であ
るとする。この状態で、実アドレスレジスタ（ＲＡ）　
１０に情報処理装置がＳＬＲ２より大きな値で、ＰＬＲ
１と同−又は小さい値をセントして、主記憶（ＭＳ）　
８をアクセスしたとすると、この場合は第２図の山）領
域をアクセスすることを表しているので、アドレス例外
は発生しない。この制御は、上記のように動作モードが
ｉ＝ｌに変わっていることと、比較器５が動作している
ことによって行われる。

又、ｋ＝ｌの場合で、主記憶キーストレージ７と保護キ
ー保持レジスタ（ＫＥＹ　）１１のキーの値が一致しな
かったような場合には、記憶保護例外（ＩＰＲＯＴ　、
＋第３図の第７項参照）が発生し、割り込み例外処理機
構９は該記憶保護例外事象を認識す゛る。然し、上記キ
ーが一致すれば正常な主記憶アクセスを行うことができ
る。

次に、実アドレスレジスタ（ＲＡ〉１０に、ＳＬＲ２よ
り小さい値又は同一の値をセントして、主記憶（ＭＳ）
　８をアクセスしようとした場合は、第２図のｔａ＋領
域を示しているので、比較器５が動作しなくなり、割り
込み例外処理機構９はこの動作モードでのアドレス例外
（ＩＡＩＮＶ　、第３図の第８項参照メが発生したこと
を認識する。

更に、実アドレスレジスタ（ＲＡ）１０にＰＬＲ１より
大きい、第２図の（Ｃ）領域を示す値をセントして、主
記憶（ＭＳ）　８をアクセスしようとした場合は、比較
器６が動作するので、割り込み例外処理機構９はアドレ
ス例外（ＩｆｉｌＮＶ　、第３図の第５項参照）が発生
したことを認識する。

以上、詳細に説明した各種の例外事象が発生す　。

ると、割り込み例外処理機構９は第３図の各種例外に応
じた割り込みコードに基づき例外処理を行うように動作
する。

上記のように、本発明は、主記憶を分割し、それぞれの
領域をハードウェアやサービスプロセツサーがワークエ
リアとして、自由に使用できるようにモードレジスタで
特定できる所に特徴があり更に上記ハードウェアやサー
ビスプロセッサーが誤って、該特定領域外へアクセスし
たり、各々の特定領域での記憶保護エリアへのアクセス
があっても、該異常動作に対する処理が、それぞれの領
域の上限アドレスレジスタと実アドレスレジスタの内容
を比較する機構と、記憶保護を適用するか否かを制御す
る機構とで、直ちに検出し、処理内容に対応して特定の
割り込みコードを生成し、その割り込みコードに応じて
的確な処理行い、該情報処理装置におけるオーバヘッド
を増加させることなく、上記分割した特定領域を使用で
きるようにしているのである。

（明　発明の効果 以上、詳細に説明したように、本発明の実記憶分割使用
方式は、主記憶を分割し、）＼−ドウエアやサービスプ
ロセッサーがそれぞれの記憶領域でのみ動作可能なモー
ドを設け、そのモード内で動作中に発生したアドレス例
外や記憶保護例外事象を割（込み手段で認識し、その割
り込みの詳細は割り込みコードを変えることによって区
別し、それぞれの割り込みコードに対応した例外処理を
可能とするように制御されるので、ハードウェアやサー
ビスプロセッサーは、上記の特定領域を、自由にワーク
エリアとして使用することができ、情報処理装置に対し
て種々の機能追加や強化が要求されても、他のプログラ
ムに影響を与えることなく、且つ情報処理装置における
オーバヘッドを増加させることなく、上記要求に対処す
ることができる効果がある。

【図面の簡単な説明】

Claims (1)

【特許請求の範囲】
1. 記憶装置に実装されているアドレス空間の物理的上限を
   示すレジスタを有し、該レジスタの示すアドレスの領域
   外に対するアドレス例外割り込み機構を有する記憶装置
   において、実記憶を複数の記憶領域に分割使用する為に
   、各々分割された記憶領域の上限を示す複数のレジスタ
   と、どの記憶領域で動作させるのかを選択及び識別する
   為の動作領域識別用のモードレジスタと、記憶保護につ
   いて適用制御をするか否かを指示する記憶保護適用制御
   レジスタと、上記モードレジスタで指定されたある記憶
   領域で動作している時にアクセスしたアドレスと、上記
   分割された記憶領域の上限を示すレジスタとの間で、ア
   ドレス値を比較して、他の記憶領域へアクセスしようと
   したことが判定された時、割り込むことによってアドレ
   ス例外が発生したことを通知する手段と、上記モードレ
   ジスタで指定された、ある記憶領域で動作している時、
   □上記記憶保護適用制御レジスレで、記憶保護適用と指
   定され、この記憶領域内で記憶保護例外が発生したこと
   を通知する手段と、上記アドレス例外及び記憶保護例外
   が発生した場合、どの記憶領域からのものかを識別し、
   て、それぞれに対応した処理を行う為に、それぞれに異
   なる割り込みコードを与える手段とを設け、該割り込み
   コード別に割り込み例外処理を行うようにしたことを特
   徴とする実記憶分割使用方式。