JPS6011876A - 薄膜電極の形成方法 - Google Patents
薄膜電極の形成方法Info
- Publication number
- JPS6011876A JPS6011876A JP11906083A JP11906083A JPS6011876A JP S6011876 A JPS6011876 A JP S6011876A JP 11906083 A JP11906083 A JP 11906083A JP 11906083 A JP11906083 A JP 11906083A JP S6011876 A JPS6011876 A JP S6011876A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- stripes
- film
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は５エレクトロルミネセンス素子（以下ＥＬ素子
という、）、液晶素子、エレクトロクロミック素子（以
下ＥＣ素子という、）、プラズマディスプレイ素子等の
マトリックス型よりなる平面的表示素子すなわちマトリ
ックス型パネルディスプレイ素子の製造方法の改良に関
する。特に、マトリックス型電極を構成する、インジウ
ムテンオキサイド（以下■・ＴＯという）、二酸化スズ
。
という、）、液晶素子、エレクトロクロミック素子（以
下ＥＣ素子という、）、プラズマディスプレイ素子等の
マトリックス型よりなる平面的表示素子すなわちマトリ
ックス型パネルディスプレイ素子の製造方法の改良に関
する。特に、マトリックス型電極を構成する、インジウ
ムテンオキサイド（以下■・ＴＯという）、二酸化スズ
。
酸化亜鉛、アルミニウム、金・ゲルマニウム金。
多結晶シリコン、ガリ〜ムヒ素、インジウムリン等より
なる透光性導電材ストライプの断面形状をなだらかな台
形状となして、その上に形成されるＥＬ層、ＥＣ層等の
破断を防止し、パネルディスプレイ素子の特性を改善す
る改良に関する。
なる透光性導電材ストライプの断面形状をなだらかな台
形状となして、その上に形成されるＥＬ層、ＥＣ層等の
破断を防止し、パネルディスプレイ素子の特性を改善す
る改良に関する。
（２）技術の背景
ディスプレイ装置は、ＣＲＴを使用した立体的な物から
平面的な物に移行する傾向が認められる。すなわち、Ｅ
Ｌ素子、液晶素子、ＥＣ素子、更には、プラズマディス
プレイ素子等に移行する傾向である。
平面的な物に移行する傾向が認められる。すなわち、Ｅ
Ｌ素子、液晶素子、ＥＣ素子、更には、プラズマディス
プレイ素子等に移行する傾向である。
これらのパネルディスプレイは、いづれも、ピクチャー
フレームを複数の画素に分割して、各画素に夫々選択的
に信号を入力して、各画素を所望の色に着色するもので
あるから一、マトリックス電極を要することが一般であ
る。すなわち、パネルディスプレイの一方の面に、例え
ばＸ方向に平行に延在する多数のストライプよりなるＸ
ｌ、ｘ２・・・ｘｎｉｉｔ極を設けておき、他方の面に
、これと直行する方向例えばＹ方向にやはり平行に延在
する多数のストライプよりなるＹ、、ｙ２・・・Ｙｎ電
極を設けておき、所望のＸ 電極、Ｙｂ電極に着色に必
要な信号の１／２づつを印加して、所望の画素（ａ、ｂ
）を着色しようとするものである。
フレームを複数の画素に分割して、各画素に夫々選択的
に信号を入力して、各画素を所望の色に着色するもので
あるから一、マトリックス電極を要することが一般であ
る。すなわち、パネルディスプレイの一方の面に、例え
ばＸ方向に平行に延在する多数のストライプよりなるＸ
ｌ、ｘ２・・・ｘｎｉｉｔ極を設けておき、他方の面に
、これと直行する方向例えばＹ方向にやはり平行に延在
する多数のストライプよりなるＹ、、ｙ２・・・Ｙｎ電
極を設けておき、所望のＸ 電極、Ｙｂ電極に着色に必
要な信号の１／２づつを印加して、所望の画素（ａ、ｂ
）を着色しようとするものである。
（３）従来技術と問題点
一例として、従来技術におけるＥＬパネルディスプレイ
素子の一部の断面図を第１図に示す。図において、■は
透光性基材であり通常ガラス板が使用される。２は透光
性導電材、例えばＩＴＯよりなる一方のマトリックス型
電極であり、互いに１ｉ行するストライプとして例えば
Ｘ方向に延在する。３は絶縁物層であり例えば窒化シリ
コン層が使用される。、４はＥＬ層であり例えばマンガ
ンのドープされた硫化亜鉛が使用される。５も絶縁層で
あり、窒化シリコン層が使用される。６は他方のマトリ
ックス電極であり、互いに平行するストライプとして例
えばＹ方向に延在する。
素子の一部の断面図を第１図に示す。図において、■は
透光性基材であり通常ガラス板が使用される。２は透光
性導電材、例えばＩＴＯよりなる一方のマトリックス型
電極であり、互いに１ｉ行するストライプとして例えば
Ｘ方向に延在する。３は絶縁物層であり例えば窒化シリ
コン層が使用される。、４はＥＬ層であり例えばマンガ
ンのドープされた硫化亜鉛が使用される。５も絶縁層で
あり、窒化シリコン層が使用される。６は他方のマトリ
ックス電極であり、互いに平行するストライプとして例
えばＹ方向に延在する。
ところで、上記せるような層構造のＥＬパネルディスプ
レイ素子にあっては、／ｉＭ下層のマトリックス型電極
が複数のストライプから構成されているから、すべての
層に段差が発生し、その段差部にクランクが発生しやす
く、このクラ・ンクから水等が侵入しやすく、絶縁破壊
の原因となり、寿命を短縮する等の原因となり、素子の
特性を悪くする欠点となっていた。
レイ素子にあっては、／ｉＭ下層のマトリックス型電極
が複数のストライプから構成されているから、すべての
層に段差が発生し、その段差部にクランクが発生しやす
く、このクラ・ンクから水等が侵入しやすく、絶縁破壊
の原因となり、寿命を短縮する等の原因となり、素子の
特性を悪くする欠点となっていた。
（４）発明の目的
本発明の目的はこの欠点を解消することにあり、絶縁耐
圧が大きく、長寿命であり、特性のすぐれたマトリック
ス型パネルディスプレイ素子の製造方法を提供すること
にある。
圧が大きく、長寿命であり、特性のすぐれたマトリック
ス型パネルディスプレイ素子の製造方法を提供すること
にある。
（５）発明の構成
本発明の構成は透光性基材−Ｌに透光性導電材の薄膜を
形成し、該薄膜上に一方向に平行に延在する複数のスト
ライプよりなるレジスト膜を形成し、該複数のストライ
プにそう方向に電流を通電しながら前記透光性導電材の
薄膜をエツチングして頂部の幅が基部の幅より狭く断面
が台形状をなす複数のストライプ状に成型する工程を含
むマトリックス型パネルディスプレイ素子の製造方法に
ある。
形成し、該薄膜上に一方向に平行に延在する複数のスト
ライプよりなるレジスト膜を形成し、該複数のストライ
プにそう方向に電流を通電しながら前記透光性導電材の
薄膜をエツチングして頂部の幅が基部の幅より狭く断面
が台形状をなす複数のストライプ状に成型する工程を含
むマトリックス型パネルディスプレイ素子の製造方法に
ある。
本発明は、最下層のマトリックス型電極の段差を解消す
れば、その上に形成される各段が平担化され、段差にお
けるクラックの発生が防止されて、上記の目的を達成す
るに有効であろうとの着想にもとづき、最下層のマトリ
ックス型電極の段差を解消するために、ウェットエツチ
ング法のエツチングレートの温度依存性と電流の選択的
供給による温度分布とを組み合わせて利用しで完成した
ものである。
れば、その上に形成される各段が平担化され、段差にお
けるクラックの発生が防止されて、上記の目的を達成す
るに有効であろうとの着想にもとづき、最下層のマトリ
ックス型電極の段差を解消するために、ウェットエツチ
ング法のエツチングレートの温度依存性と電流の選択的
供給による温度分布とを組み合わせて利用しで完成した
ものである。
すなわち、最下層のマトリックス型電極を形成するＩＴ
Ｏ等の透光性導電材の薄層を形成した後、このＩＴＯ等
の透光性導電材の薄膜が最下層のマトリックス型電極と
して残留する領域の上に平行な複数のストライプ−Ｌに
レジスト膜を形成し、このストライブ上のレジスト膜に
そって電流を流しながら、レジスト膜が形成された薄層
の上面からウェットエツチングをなすと、エツチングの
進行とともにレジスト膜の下部領域の温度が上昇してこ
の領域のエツチングレートが−１，ｚ昇してこの領域が
なだらかな台形となって平担化されるから、この上に順
次形成される各層も平担化されて段差が解消されるから
上記の目的を達成するものである。実験の結果によれば
、透光性導電材としでは、ＩＴＯの外に二酸化スズ、酪
化亜鉛、アルミニウム、金・ゲルマニウム金、多結晶シ
リコン、ガリウムヒ素、インジウムリ、ン等も使用可能
であり、効果の認められる電流密度範囲は材料の導電率
によっても異なるが比較的高い＠囲であり、 １０ Ａ
／ｃ＋ｗ２オーターにおいて極めて確実に効果が認めら
れる。
Ｏ等の透光性導電材の薄層を形成した後、このＩＴＯ等
の透光性導電材の薄膜が最下層のマトリックス型電極と
して残留する領域の上に平行な複数のストライプ−Ｌに
レジスト膜を形成し、このストライブ上のレジスト膜に
そって電流を流しながら、レジスト膜が形成された薄層
の上面からウェットエツチングをなすと、エツチングの
進行とともにレジスト膜の下部領域の温度が上昇してこ
の領域のエツチングレートが−１，ｚ昇してこの領域が
なだらかな台形となって平担化されるから、この上に順
次形成される各層も平担化されて段差が解消されるから
上記の目的を達成するものである。実験の結果によれば
、透光性導電材としでは、ＩＴＯの外に二酸化スズ、酪
化亜鉛、アルミニウム、金・ゲルマニウム金、多結晶シ
リコン、ガリウムヒ素、インジウムリ、ン等も使用可能
であり、効果の認められる電流密度範囲は材料の導電率
によっても異なるが比較的高い＠囲であり、 １０ Ａ
／ｃ＋ｗ２オーターにおいて極めて確実に効果が認めら
れる。
（６）発明の実施例
以下、図面を参照しつつ、本発明の実施例に係るマトリ
ックス型ＥＬパネルディスプレイ素子についてさらに説
明する。
ックス型ＥＬパネルディスプレイ素子についてさらに説
明する。
第２図参照
ガラス基板ｌ上の全面に、インジウムスズをターゲット
として２０％程度の酸素を含むアルゴン中においてなす
スパッタ法または真空蒸着法を使用してＩＴＯ薄膜２を
２０００Ａ程度に形成する。
として２０％程度の酸素を含むアルゴン中においてなす
スパッタ法または真空蒸着法を使用してＩＴＯ薄膜２を
２０００Ａ程度に形成する。
フォトリソグラフィー法を使用して数十マイクロメート
ル幅のストライプ状にレジストＭ７を互いに数十マイク
ロメートルの間隔をもって形成する。
ル幅のストライプ状にレジストＭ７を互いに数十マイク
ロメートルの間隔をもって形成する。
第３図参照
ストライプ状のレジスト膜７の両端に電極８を接触して
電流を流す。発熱を利用するものであるから、直流でも
交流でも全くさしつかえない。ただ、ＩＴＯＩ］ｉ２の
厚さは薄いから高周波とすれば表皮効果のために所望の
領域のみを加熱することも可能であろうと推測されるが
、実験的に確実な効果は確認されていない。
電流を流す。発熱を利用するものであるから、直流でも
交流でも全くさしつかえない。ただ、ＩＴＯＩ］ｉ２の
厚さは薄いから高周波とすれば表皮効果のために所望の
領域のみを加熱することも可能であろうと推測されるが
、実験的に確実な効果は確認されていない。
この状態で濃塩酸を使用してウェットエツチングを実行
する。
する。
第４図参照
エツチング初期においては、レジスト膜７にカバーされ
ていない領域においてエツチングが進行して、図示する
ように開口９が形成される。
ていない領域においてエツチングが進行して、図示する
ように開口９が形成される。
ＩＴＯの抵抗率は温度上昇にともなって極めて大きな変
化はしないから、ＩＴＯ膜２の全断面にほぼ同一の強さ
の電波が流れる。よって、レジストｎ＊ ７でカノヘー
されている領域のジュール熱は大きくなり、一方、この
領域では放熱効果が小さいに比し、開口９に接する領域
においては放熱効果は大きいので、結果的に、レジスト
膜７にカバーされている領域において温度が高くなり、
この領域でエツチングレートが大き゛くなる。
化はしないから、ＩＴＯ膜２の全断面にほぼ同一の強さ
の電波が流れる。よって、レジストｎ＊ ７でカノヘー
されている領域のジュール熱は大きくなり、一方、この
領域では放熱効果が小さいに比し、開口９に接する領域
においては放熱効果は大きいので、結果的に、レジスト
膜７にカバーされている領域において温度が高くなり、
この領域でエツチングレートが大き゛くなる。
第５図参照
その結果、エツチングはレジストｌｌｔ！ ７にカバー
されている領域において横方向に進行してＩＴＯ膜２は
図示するように台形にエツチングされて、互いに切り離
され、断面が台形のストライプ状のＩＴＯ膜２′が形成
される。
されている領域において横方向に進行してＩＴＯ膜２は
図示するように台形にエツチングされて、互いに切り離
され、断面が台形のストライプ状のＩＴＯ膜２′が形成
される。
第６図参照
使用済みのレジスト膜７を溶解除去した後、反応性スパ
ッタリング法等を使用して厚さが２，０００Ａ程度の窒
化シリコン等の絶縁膜３を形成するが、下地の１７０Ｍ
２’の断面がなだらかな台形であるからこの絶縁膜３の
段差部にクラックが発生することはない。
ッタリング法等を使用して厚さが２，０００Ａ程度の窒
化シリコン等の絶縁膜３を形成するが、下地の１７０Ｍ
２’の断面がなだらかな台形であるからこの絶縁膜３の
段差部にクラックが発生することはない。
電子ビーム蒸着法を使用して、マンガンドープの硫化亜
鉛よりなるＥＬ層４°を厚さ５．０００λ程度に形成す
る。この工程においても段差部にクラックの発生は防止
される。
鉛よりなるＥＬ層４°を厚さ５．０００λ程度に形成す
る。この工程においても段差部にクラックの発生は防止
される。
再び窒化シリコン等の絶縁膜５′を厚さ２，０００λ程
度に形成する。この工程においても段差部にクラックの
発生は防止される。
度に形成する。この工程においても段差部にクラックの
発生は防止される。
他方のマトリックス電極を構成するアルミニウム膜６°
を形成した後、’ＩＴＯ膜２′とは直行する方向にやは
り数十マイクロメートル幅で相互間の距離が数十マイク
ロメートルのストライプ状にパターニングして他方のマ
トリックス電極を形成する。この工程においても段差部
にクラックの発生は防止される。
を形成した後、’ＩＴＯ膜２′とは直行する方向にやは
り数十マイクロメートル幅で相互間の距離が数十マイク
ロメートルのストライプ状にパターニングして他方のマ
トリックス電極を形成する。この工程においても段差部
にクラックの発生は防止される。
したがって、本実施例においては、マトリックス型パネ
ルディスプレイ素子を構成する層にクラックが発生する
ことが有効に防止され、絶縁耐圧が向）−シ、長寿命と
なる。
ルディスプレイ素子を構成する層にクラックが発生する
ことが有効に防止され、絶縁耐圧が向）−シ、長寿命と
なる。
第７図、第８図参照
なお、第３図、第４図、第５図を参照して説明した、本
発明の要旨に係る台形断面を有するＩＴＯ１ｌ！２°を
形成する工程において、レジスト膜７の平面図を図示す
るようなストライプ状以外のパターンにパターニングし
ておけば、台形断面を有するＩＴＯ膜２′の平面形状も
レジスト膜７の平面形状にしたがって、ストライプ状以
外の形状になることは云うまでもなく、本発明がかかる
平面形状を有し、断面が台形であるＩＴＯ膜の形成にも
使用されうろことは云うまでもない。
発明の要旨に係る台形断面を有するＩＴＯ１ｌ！２°を
形成する工程において、レジスト膜７の平面図を図示す
るようなストライプ状以外のパターンにパターニングし
ておけば、台形断面を有するＩＴＯ膜２′の平面形状も
レジスト膜７の平面形状にしたがって、ストライプ状以
外の形状になることは云うまでもなく、本発明がかかる
平面形状を有し、断面が台形であるＩＴＯ膜の形成にも
使用されうろことは云うまでもない。
更に、本発明の要旨は、上記せるとおり、ウェットエツ
チング法のエツチングレートの温度依存性と電流の選択
的供給による温度分布とを組み合わせて利用したもので
あるから、エツチングされる材料はＩＴＯに限らず、二
酸化スズ、酸化亜鉛、アルミニウム、金・ゲルマニウム
金、多結晶シリコン、ガリウムヒ素、インジウムリン等
も使用可能であることは上述のとおりである。
チング法のエツチングレートの温度依存性と電流の選択
的供給による温度分布とを組み合わせて利用したもので
あるから、エツチングされる材料はＩＴＯに限らず、二
酸化スズ、酸化亜鉛、アルミニウム、金・ゲルマニウム
金、多結晶シリコン、ガリウムヒ素、インジウムリン等
も使用可能であることは上述のとおりである。
（７）発明の効果
以上説明せるとおり１本発明によれば、絶縁耐力が大き
く、長寿命であり、特性のすぐれたマトリックス型パネ
ルディスプレイ素子の製造方法を提供することができる
。
く、長寿命であり、特性のすぐれたマトリックス型パネ
ルディスプレイ素子の製造方法を提供することができる
。
第１図は従来技術におけるＥＬパネルディスプレイ素子
の一部の断面図である。第２．４〜６図は、本発明の実
施例に係るマトリックス型ＥＬパネルディスプレイ素子
の主要工程完了後の基板断面図である。第３図、第７図
、第８図は本発明の要旨に係る通電を説明するためのそ
れぞれ基板断面図、基板平面図、基板平面図である。 ■・・・透光性基材（ガラス基板）、２．２′◆・中通
光性導電材（ｘ１！極）、 ３．３°、５．５゜・・９
絶縁物層、 ４，４′・・・ＥＬ層、 ６．６°・・・
他方のマトリックス型電極（Ｙ電極）。
の一部の断面図である。第２．４〜６図は、本発明の実
施例に係るマトリックス型ＥＬパネルディスプレイ素子
の主要工程完了後の基板断面図である。第３図、第７図
、第８図は本発明の要旨に係る通電を説明するためのそ
れぞれ基板断面図、基板平面図、基板平面図である。 ■・・・透光性基材（ガラス基板）、２．２′◆・中通
光性導電材（ｘ１！極）、 ３．３°、５．５゜・・９
絶縁物層、 ４，４′・・・ＥＬ層、 ６．６°・・・
他方のマトリックス型電極（Ｙ電極）。
Claims (1)
- 【特許請求の範囲】 基板上に導電材の薄膜を形成し、該薄膜上に一方向に平
行に延在する複数のストライプよりなるレジスト膜を形
成し、該複数のストライプにそう方向に電流を通電しな
がら前記透光性導電材の薄膜をエツチングして頂部の幅
が基部の幅より狭くノ 断面が台形状をなすことを特徴とする薄膜電極の形成方
法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11906083A JPS6011876A (ja) | 1983-06-30 | 1983-06-30 | 薄膜電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11906083A JPS6011876A (ja) | 1983-06-30 | 1983-06-30 | 薄膜電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6011876A true JPS6011876A (ja) | 1985-01-22 |
Family
ID=14751909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11906083A Pending JPS6011876A (ja) | 1983-06-30 | 1983-06-30 | 薄膜電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260788A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | Ｓｅｃａｍ信号処理回路 |
-
1983
- 1983-06-30 JP JP11906083A patent/JPS6011876A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260788A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | Ｓｅｃａｍ信号処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428397B2 (ja) | 有機エレクトロルミネセンス素子及びその製造方法 | |
| CN109360900B (zh) | 一种显示面板及其制作方法 | |
| US5656508A (en) | Method of making two dimensional organic light emitting diode array for high density information image manifestation apparatus | |
| KR101236243B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| US7161289B2 (en) | Triode structure of field emission display and fabrication method thereof | |
| US5902165A (en) | Field emission device with over-etched gate dielectric | |
| US6881501B2 (en) | Organic electro-luminescence element and the manufacturing method thereof | |
| CN109755410A (zh) | 一种有机发光显示面板、制备方法及显示装置 | |
| US5711694A (en) | Field emission device with lattice vacancy, post-supported gate | |
| JP3991605B2 (ja) | 有機エレクトロルミネッセンス素子およびその製造方法 | |
| JPH10208883A (ja) | 発光装置とその製造方法 | |
| CN111463256A (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| CN104241328B (zh) | Pmoled阵列基板及其制作方法、显示装置和掩模板 | |
| KR100778836B1 (ko) | 액정표시장치 및 그 제조방법 | |
| CN111477761A (zh) | 一种显示基板及其制备方法、显示面板和显示装置 | |
| KR100354319B1 (ko) | 유기 전계발광 디바이스 및 이의 제조 방법 | |
| CN218998737U (zh) | 显示基板、显示面板和显示装置 | |
| JPS6011876A (ja) | 薄膜電極の形成方法 | |
| JPH0266870A (ja) | 薄膜ｅｌ素子及びその製造方法 | |
| KR20070002775A (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| JPH0817365A (ja) | 電界放出装置及びその製造方法 | |
| JPH075450A (ja) | 透明配線付き基板およびその製造方法 | |
| KR101209047B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR100779946B1 (ko) | 유기 발광 소자 | |
| JPS62160424A (ja) | 強誘電性液晶素子 |