JPS60117451A - Digital audio device - Google Patents

Digital audio device

Info

Publication number
JPS60117451A
JPS60117451A JP22419083A JP22419083A JPS60117451A JP S60117451 A JPS60117451 A JP S60117451A JP 22419083 A JP22419083 A JP 22419083A JP 22419083 A JP22419083 A JP 22419083A JP S60117451 A JPS60117451 A JP S60117451A
Authority
JP
Japan
Prior art keywords
analog
signal
analog switch
operational amplifier
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22419083A
Other languages
Japanese (ja)
Inventor
Tsutomu Noda
勉 野田
Yasuhiko Atsumi
渥美 保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22419083A priority Critical patent/JPS60117451A/en
Publication of JPS60117451A publication Critical patent/JPS60117451A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To cancell glitch by providing an analog switch similar to an analog switch which connects or cuts off analog signals and applying outputs of them to an operational amplifier with phases opposite to each other. CONSTITUTION:Since analog switches 15 and 21 are driven by control signal pulses having the same polarity from a control terminal 16, glitch of the amplitude determined by a parasitic capacity of the analog switch 15 and a capacity 20 is outputted to an output terminal 17, and glitch of the amplitude determined by a parasitic capacity of the analog switch 21 and a capacity 24 is outputted to the upper end of a resistance 22. Glitch which is outputted to the output terminal 17 through the inverted input of the operational amplifier is inverted and outputted. As the result, glitch outputted to the output terminal 17 and glitch outputted to the upper end of the resistance 22 have phases opposite to each other, and therefore, a waveform of the upper end of the resistance 22 is divided to proper amplitudes by resistances 22 and 23 and is applied to the non-inverted input of an operational amplifier 14 to cancell unnecessary waveforms accompanied with glitch.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタル・オーディオ記録再生あるいは再生
の装置に係り、特にディジタル・アナログ変換器出力を
正確にリサンプルするのに好適なりサンプル回路と、ア
ナログ・ディジタル変換器用のサンプル・ホールド回路
に関する〔発明の背景〕 従来のディジタル・オーディオ装置を第1図に示す。1
はアナログ信号の入力端子、2はサンプル・ホールド回
路、3はアナログ・ディジタル変換回路(以下ADCと
略す)、4はインタリーブ等の処理を行う記録用のディ
ジタル信号処理回路、5は記録用増幅回路、6は記録媒
体、7は記録媒体6から得られた電気信号の波形等化な
どする復調回路、8は再生用のディジタル信号処理回路
、9はディジタル・アナログ変換回路(以下DACと略
す)、10はリサンプル回路、11はアナログ信号の出
力端子である。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a digital audio recording/playback device, and is particularly suitable for accurately resampling the output of a digital/analog converter. -Relating to sample and hold circuit for digital converter [Background of the invention] A conventional digital audio device is shown in FIG. 1
is an analog signal input terminal, 2 is a sample/hold circuit, 3 is an analog-to-digital conversion circuit (hereinafter abbreviated as ADC), 4 is a recording digital signal processing circuit that performs processing such as interleaving, and 5 is a recording amplifier circuit. , 6 is a recording medium, 7 is a demodulation circuit that equalizes the waveform of the electric signal obtained from the recording medium 6, 8 is a digital signal processing circuit for reproduction, 9 is a digital-to-analog conversion circuit (hereinafter abbreviated as DAC), 10 is a resampling circuit, and 11 is an analog signal output terminal.

入力端子1から記録媒体6までが記録系であり記録媒体
6から出力端子11が再生系である。コンパクトディス
クプレーヤおよび放送などの再生専用装置は記録媒体6
から出力端子11のみで構成されている。
A recording system extends from the input terminal 1 to the recording medium 6, and a reproduction system extends from the recording medium 6 to the output terminal 11. Compact disc players and playback-only devices such as broadcasters are recording media 6.
It consists of only output terminals 11.

次にリサンプル回路10について説明する。Next, the resample circuit 10 will be explained.

第2図はりサンプル回路の一例としてサンプル・ホール
ド回路を示す。12はDACの出力であるサンプル・ホ
ールド回路の入力端子、15.14は演算増幅器、15
は信号を導通あるいはしゃ断するアナログ・スイッチ、
16はスイッチの制御端子、17はサンプル・ホールド
回路の出力端子18.19は抵抗、20は容量である。
FIG. 2 shows a sample and hold circuit as an example of a sample circuit. 12 is the input terminal of the sample and hold circuit which is the output of the DAC, 15.14 is the operational amplifier, 15
is an analog switch that conducts or cuts off a signal,
16 is a control terminal of the switch, 17 is an output terminal 18 and 19 of a sample-and-hold circuit is a resistor, and 20 is a capacitor.

リサンプル回路はDACが入力されたディジタル値の変
化から対応したアナログ値になるまでの所要時間(一般
にセトリング・タイムと呼ばれる)を有するため、DA
C出力が正確な値になった時点から一定時間だけスイッ
チ15を容量20と演算増幅器14の反転入力側に導通
させてDAC出力に対応した電圧を出力端子17に得る
とともに容量20に充電する。その他の時間はスイッチ
15をしゃ断して容量20に充電された電圧・ 5 ・ を出力端子17に保持するものである。演算増幅器13
は入力端子12に接続されるDACの出力インピーダン
スの抵抗18への影響を少なくするためである。
The resampling circuit has a time required for the DAC to change from a change in the input digital value to the corresponding analog value (generally called settling time), so the DAC
After the C output reaches an accurate value, the switch 15 is made conductive to the capacitor 20 and the inverting input side of the operational amplifier 14 for a certain period of time to obtain a voltage corresponding to the DAC output at the output terminal 17 and charge the capacitor 20. At other times, the switch 15 is cut off and the voltage 5. charged in the capacitor 20 is held at the output terminal 17. Operational amplifier 13
This is to reduce the influence of the output impedance of the DAC connected to the input terminal 12 on the resistor 18.

しかしこの従来回路は、制御端子16からの制御信号パ
ルスがアナログ・スイッチ15の寄生容量などによりも
れて出力するヒゲ状の雑音(一般にグリッジと呼ばれる
)や、その雑音の充放電にともなう不要な波形などが出
力端子17に現われるため、DAC出力の正確なアナロ
グ値を導通および保持できなく、忠実な再生ができない
という欠点があった。
However, in this conventional circuit, the control signal pulse from the control terminal 16 leaks due to the parasitic capacitance of the analog switch 15 and is output, resulting in whisker-like noise (generally called a glitch), and unnecessary noise that occurs as the noise is charged and discharged. Since a waveform or the like appears at the output terminal 17, the accurate analog value of the DAC output cannot be conducted and maintained, resulting in a disadvantage that faithful reproduction cannot be performed.

次に第1図のサンプル・ホールド回路2について説明す
る。この回路は、回路構成、動作はりサンプル回路10
と全く同じであるが、使用目的は異なり、アナログ信号
を標本化した値をADCが変換に要する時間保持するた
めにある。
Next, the sample and hold circuit 2 shown in FIG. 1 will be explained. This circuit has a circuit configuration and operation sample circuit 10.
It is exactly the same as , but the purpose of use is different, and it is used to hold the sampled value of the analog signal for the time required for the ADC to convert.

この場合、サンプルしている間の上記の不要な電圧は、
変換に影響を与えないが、サンプルからホールドに移る
時に発生するグリッジがホー・ 4・ ルド値に影響を与えて、ADCによる変換出力が異なっ
た値になる恐れがあった。
In this case, the above unwanted voltage while sampling is
Although it does not affect the conversion, glitches that occur when moving from sample to hold may affect the hold value, causing the conversion output by the ADC to have a different value.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記したグリッジの影響を軽減し、よ
り正確なアナログ値を導通・保持できるりサンプル回路
、およびADC用サンプル・ホールド回路を備えた高忠
実な波形再生を可能としたディジタル・オーディオ装置
を提供することにある。
The purpose of the present invention is to reduce the effects of the above-mentioned glitches, conduct and hold more accurate analog values, and provide a digital circuit that is equipped with a sample circuit and an ADC sample-and-hold circuit that enables high-fidelity waveform reproduction. Our purpose is to provide audio equipment.

〔発明の概要〕[Summary of the invention]

本発明は、上記グリッジがアナログ・スイッチの導通・
しゃ断にともなって発生することを利用して、アナログ
信号を導通・しゃ断するアナログスイッチと同様なアナ
ログ・スイッチを設け、おたがいに逆相関係となるよう
に演算増幅器に加えることでグリッジを相殺することに
ある。
The present invention provides that the glitch is connected to the conduction of the analog switch.
Taking advantage of the phenomenon that occurs with cut-off, we set up an analog switch similar to the analog switch that conducts and cuts off analog signals, and added it to the operational amplifier so that they have an opposite phase relationship, thereby canceling out the glitch. be.

〔発明の実施例〕 以下、本発明の一実施例を第3図により説明する。21
はアナログ・スイッチ、22.23は抵抗24は容量で
ある。第2図と同一符号のものは同一機能を示す。アナ
ログ・スイッチ15ト同等のアナログ・スイッチ21を
設け、容量20とほぼ同一の容量値の容量24をアナロ
グ・スイッチ21に接続し、その波形を抵抗22と23
で適当に分割して演算増幅器14の非反転入力に印加す
る。アナログ・スイッチ15と21を制御端子16から
の同極性の制御信号パルスで駆動するのでアナログ・ス
イッチ15の寄生容量と容量20とで決まる振幅のグリ
ッジが出力端子17に、アナログ・スイッチ21の寄生
容量と容量24とで決まる振幅のグリッジが抵抗22の
上端に出力する。この時のグリッジのうち演算増幅器の
反転入力を介して出力端子17に現われる方は反転され
て出力される。その結果出力端子17と抵抗22の上端
に出力されるグリッジとは逆相関係になっているため、
抵抗22の上端の波形を抵抗22と23で適当な振幅に
分割して演算増幅器14の非反転入力に加えることでグ
リッジにともなう不要な波形が相殺されることとなる。
[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to FIG. 21
22 and 23 are analog switches, and resistor 24 is a capacitor. Components with the same symbols as in FIG. 2 indicate the same functions. An analog switch 21 equivalent to 15 analog switches is provided, a capacitor 24 with approximately the same capacitance value as the capacitor 20 is connected to the analog switch 21, and its waveform is connected to the resistors 22 and 23.
The signal is divided appropriately and applied to the non-inverting input of the operational amplifier 14. Since the analog switches 15 and 21 are driven by control signal pulses of the same polarity from the control terminal 16, a glitch with an amplitude determined by the parasitic capacitance of the analog switch 15 and the capacitance 20 is generated at the output terminal 17, and the glitch of the analog switch 21 is A glitch with an amplitude determined by the capacitance and the capacitance 24 is output to the upper end of the resistor 22 . Of the glitches at this time, the one appearing at the output terminal 17 via the inverting input of the operational amplifier is inverted and output. As a result, the output terminal 17 and the glitch output to the upper end of the resistor 22 have an opposite phase relationship, so
By dividing the waveform at the upper end of the resistor 22 into appropriate amplitudes by the resistors 22 and 23 and applying it to the non-inverting input of the operational amplifier 14, unnecessary waveforms due to glitches are canceled out.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、導通状態から保持状態に、あるいは保
持状態から導通状態に移るときに発生するグリッジを軽
減することができる。
According to the present invention, it is possible to reduce glitches that occur when changing from a conductive state to a held state or from a held state to a conductive state.

このようすの実験結果を第6図に示す。この時の容量2
0 、24はa 7 DI)F、、抵抗18.19,2
2.23は3.9にΩである。第6図(a)は第2図お
よび第3図のアナログ・スイッチ15および21を制御
するために制御端子16に加えられる信号で、アナログ
・スイッチ15および21は高電位状態で導通し、低電
位状態でしゃ断となるとする。第6図(b)は第2図の
入力端子12を無信号とし、制御端子16に第6図(a
)の信号を加えた時の出力端子17の電圧波形を示す。
The experimental results of this situation are shown in FIG. Capacity at this time 2
0, 24 is a 7 DI) F,, resistance 18.19,2
2.23 is 3.9Ω. FIG. 6(a) shows a signal applied to the control terminal 16 to control the analog switches 15 and 21 of FIGS. Suppose that it is cut off in the potential state. In FIG. 6(b), the input terminal 12 in FIG. 2 has no signal, and the control terminal 16 in FIG.
) shows the voltage waveform at the output terminal 17 when a signal of

制御信号の立ち上がり時に特に大きなグリッジが発生し
、グリッジによって充電された容量20の電荷がアナロ
グ拳スイッチ15が導通し、て抵抗18および19との
時定数によって放電されるため導通期間にじょじょに一
定値になる。
A particularly large glitch occurs at the rise of the control signal, and the electric charge in the capacitor 20 charged by the glitch is discharged by the time constant of the resistors 18 and 19 when the analog fist switch 15 conducts, so that it gradually decreases to a constant value during the conduction period. become.

第6図(C)は、本発明の一実施例第3図の回路、7 
FIG. 6(C) shows the circuit of FIG. 3 according to an embodiment of the present invention, 7
.

を用いた場合の出力端子17の電圧波形を示す。The voltage waveform of the output terminal 17 is shown when using.

第2図の場合と同様にアナログ・スイッチ15の導通に
ともなうグリッジ波形と同様で逆相の波形がアナログ・
スイッチ21の導通にともなって出力し演算増幅器14
に加えるため、出力端子17には導通期間の不要波形が
軽減されている。
Similar to the case of Fig. 2, the glitch waveform caused by the conduction of the analog switch 15 is similar to the waveform of the opposite phase.
When the switch 21 becomes conductive, it is output and the operational amplifier 14
In order to add to this, unnecessary waveforms during the conduction period are reduced at the output terminal 17.

以上の波形で説明したように、本発明を用いれば、DA
C出力の正確なアナログ値を導通および保持できる。あ
るいはサンプル・ホールド回路に適用すれば、さらに正
確なアナログ・ディジタル変換が可能であり、ディジタ
ル・オーディオ装置の特徴である高忠実度再生をさらに
すすめることができる。
As explained with the above waveforms, if the present invention is used, DA
The accurate analog value of the C output can be conducted and maintained. Alternatively, if applied to a sample-and-hold circuit, more accurate analog-to-digital conversion is possible, and high-fidelity reproduction, which is a characteristic of digital audio equipment, can be further promoted.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のディジタル・オーディオ装置の構成図、
第2図は第1図のりサンプル回路10またはサンプル・
ホールド回路2の回路図、第3図は本発明の一実施例の
りサンプル、サンプル・ホールドを示す図、第4図は本
発明の詳細な説明する図である。 ・ 8 ・ 1・・・アナログ信号入力端子、 2・・・サンプル・ホールド回路、 10・・・リサンプル回路、 15.21・・・アナログ・スイッチ。 第 1 図 $z 図 第3 図 1ヂ 第4図 り一−」−1、、、、、、、、、、、、、、、、、,1
0246ン TIME Cps) 20c
Figure 1 is a configuration diagram of a conventional digital audio device.
Figure 2 shows the sample circuit 10 or sample circuit shown in Figure 1.
FIG. 3 is a circuit diagram of the hold circuit 2, FIG. 3 is a diagram showing a sample and hold sample according to an embodiment of the present invention, and FIG. 4 is a diagram illustrating the present invention in detail.・ 8 ・ 1...Analog signal input terminal, 2...Sample/hold circuit, 10...Resample circuit, 15.21...Analog switch. Figure 1 $z Figure 3 Figure 1 4th diagram 1-1
0246n TIME Cps) 20c

Claims (1)

【特許請求の範囲】 1、 アナログの情報信号をディジタル信号に変換し、
光または磁気などの手段により記録されたディスク、テ
ープなどの記録媒体から光または磁気などの手段によっ
て信号全貌み出したり、電波などの伝送信号を受信した
りしてディジタル記録あるいは伝送された信号を得る復
調回路、該復調回路で得られたディジタル信号の誤りを
検出訂正などするディジタル信号処理回路、該ディジタ
ル信号処理回路出力のディジタル信号をアナログ信号に
変換するディジタル・アナログ変換回路、該ディジタル
・アナログ変換回路の出力を適切なタイミングで信号を
導通およびしゃ断するアナログ・スイッチと演算増幅器
で構成されるりサンプル回路から成るディジタル・オー
ディオ装置において、該アナログ・スイッチと同一タイ
ミングで導通およびしゃ断し、固定電位を入力とし、該
アナログ・スイッチの入力側と逆相関係の入力側となる
該演算増幅器の入力に出力を接続するアナログ・スイッ
チを設けたことを特徴とするディジタル・オーディオ装
置。 2、 アナログの情報信号をディジタル信号に変換する
場合にアナログ信号を標本化するために適切なタイミン
グで信号を導通およびしゃ断するアナログスイッチと演
算増幅器によって構成されて、標本化したアナログ値を
、アナログ・ディジタル変換器が変換動作を終了するま
で保持するサンプル・ホールド回路を有し、触アナログ
・スイッチと同一タイミングで導通およびしゃ断し、固
定電位を入力とし該アナログ・スイッチの入力側と逆相
関係の入力側となる該演算増幅器の入力に出力を接続ス
ルアナログ・スイッチを設けた特許請求の範囲第1項記
載のディジタル・オーディオ装置。
[Claims] 1. Converting an analog information signal to a digital signal,
Digitally recording or transmitting signals by extracting the entire signal by optical or magnetic means from a recording medium such as a disk or tape recorded by optical or magnetic means, or by receiving transmission signals such as radio waves. a digital signal processing circuit that detects and corrects errors in the digital signal obtained by the demodulation circuit; a digital-analog conversion circuit that converts the digital signal output from the digital signal processing circuit into an analog signal; In a digital audio device consisting of an analog switch and an operational amplifier, or a sampling circuit, the output of a conversion circuit is turned on and off at the same timing as the analog switch, and the signal is turned on and off at a fixed potential. What is claimed is: 1. A digital audio device comprising: an analog switch that connects an output to an input of the operational amplifier, which has an input side in a reverse phase relationship with the input side of the analog switch. 2. When converting an analog information signal into a digital signal, it is composed of an analog switch and an operational amplifier that conducts and cuts the signal at appropriate timing in order to sample the analog signal, and converts the sampled analog value into an analog signal.・Equipped with a sample and hold circuit that holds the digital converter until it completes the conversion operation, conducts and cuts at the same timing as the analog switch, receives a fixed potential as input, and has a reverse phase relationship with the input side of the analog switch. 2. The digital audio device according to claim 1, further comprising an analog switch connecting an output to an input of said operational amplifier serving as an input side of said operational amplifier.
JP22419083A 1983-11-30 1983-11-30 Digital audio device Pending JPS60117451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22419083A JPS60117451A (en) 1983-11-30 1983-11-30 Digital audio device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22419083A JPS60117451A (en) 1983-11-30 1983-11-30 Digital audio device

Publications (1)

Publication Number Publication Date
JPS60117451A true JPS60117451A (en) 1985-06-24

Family

ID=16809929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22419083A Pending JPS60117451A (en) 1983-11-30 1983-11-30 Digital audio device

Country Status (1)

Country Link
JP (1) JPS60117451A (en)

Similar Documents

Publication Publication Date Title
US4498072A (en) A/D Converter having a self-bias circuit
JPS60117451A (en) Digital audio device
EP0156305B1 (en) Digital/analogue converter
JPS60202572A (en) Digital audio device
JPS60205863A (en) Digital record signal reproducer
JPH036119A (en) Analog signal switching circuit
JPS6242619A (en) Deglitch circuit
JPS60205864A (en) Digital record signal reproducer
JP2745734B2 (en) Digital audio playback device
JPS6276064A (en) Recording device using pcm processor
JPH10509012A (en) Signal processing by sampling
SU1064296A1 (en) Device for recording and reproducing analog signals
JP2543039B2 (en) Sample-hold circuit
JPS6032167A (en) Digital audio sound recorder
RU2102794C1 (en) Transducer from non-electric to electric signals
KR940003920Y1 (en) Click noise preventing apparatus of digital audio device
JPH0447799Y2 (en)
JPH07177029A (en) D/a converter circuit
JPH0351812Y2 (en)
JP3184845B2 (en) Adapter for DAT
JPS60201569A (en) Digital recording signal reproducing device
JPS6211819B2 (en)
JPS60117450A (en) Circuit for separating reproduced signal into left and right channel signals in digital audio reproducing device
JPS62137908A (en) Signal delay circuit
JPS6165627A (en) Noise reduction device