JP2543039B2 - Sample-hold circuit - Google Patents

Sample-hold circuit

Info

Publication number
JP2543039B2
JP2543039B2 JP61119733A JP11973386A JP2543039B2 JP 2543039 B2 JP2543039 B2 JP 2543039B2 JP 61119733 A JP61119733 A JP 61119733A JP 11973386 A JP11973386 A JP 11973386A JP 2543039 B2 JP2543039 B2 JP 2543039B2
Authority
JP
Japan
Prior art keywords
operational amplifier
circuit
sample
bridge circuit
hold circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61119733A
Other languages
Japanese (ja)
Other versions
JPS62277697A (en
Inventor
明 生沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61119733A priority Critical patent/JP2543039B2/en
Publication of JPS62277697A publication Critical patent/JPS62277697A/en
Application granted granted Critical
Publication of JP2543039B2 publication Critical patent/JP2543039B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はサンプルホールド回路に関し、特デジタルオ
ーディオディスクプレーヤ等のデジタルオーディオ機器
や、FMステレオチューナの復調回路等の、オーディオ信
号を扱うサンプルホールド回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sample and hold circuit, and more particularly to a sample and hold circuit that handles audio signals, such as a digital audio device such as a digital audio disc player and a demodulation circuit of an FM stereo tuner. Is.

従来の技術 デジタルオーディオ機器においては、デジタル信号を
アナログ信号に変換する部分にD/Aコンバータが用いら
れる。このD/Aコンバータは、デジタル入力データが変
化する際に、アナログ出力信号にスイッチングノイズ
(グリッチと呼ばれる)を発生するのが普通である。そ
のため、D/Aコンバータの後段にサンプルホールド回路
を配するのが普通であり、グリッチを除去するための回
路であることからデグリッチ回路とも呼ばれる。
2. Description of the Related Art In digital audio equipment, a D / A converter is used in the part that converts a digital signal into an analog signal. This D / A converter normally generates switching noise (called glitch) in the analog output signal when the digital input data changes. Therefore, it is usual to place a sample hold circuit in the latter stage of the D / A converter, and it is also called a deglitch circuit because it is a circuit for removing glitches.

第2図は一般的なデグリッチ回路の動作を示すタイミ
ング図で、D/Aコンバータの出力信号が安定している期
間はサンプルホールド回路をサンプルモードとし、D/A
コンバータの出力信号が変化しスイッチングノイズを発
生している期間はサンプルホールド回路をホールドモー
ドに切換えてスイッチングノイズの混入を除去するもの
である。
Fig. 2 is a timing chart showing the operation of a general deglitching circuit. During the period when the output signal of the D / A converter is stable, the sample and hold circuit is set to sample mode and the D / A
During the period in which the output signal of the converter changes and the switching noise is generated, the sample hold circuit is switched to the hold mode to remove the mixing of the switching noise.

第3図は上述のデグリッチ回路に一般的に用いられて
いる従来のサンプルホールド回路の一例で、演算増幅器
11、ホールド用のコンデンサ12、アナログスイッチ14、
およびサンプルモードにおける利得を決定する抵抗17,1
8で構成されている。D/Aコンバータの出力信号は信号源
端子13に接続され、サンプルパルス15によって、サンプ
ルモードとホールドモードの切換を行う。前述の様に、
信号源端子13にスイッチングノイズが印加される期間は
アナログスイッチ14をホールド側(第3図では接地側)
に切換える様、動作するものである。この様な技術は例
えば下記の文献に記載されている。
FIG. 3 shows an example of a conventional sample-hold circuit generally used in the above-mentioned deglitch circuit.
11, hold capacitor 12, analog switch 14,
And a resistor that determines the gain in sample mode 17,1
It is composed of 8. The output signal of the D / A converter is connected to the signal source terminal 13, and the sample pulse 15 switches between the sample mode and the hold mode. As mentioned above,
During the period when switching noise is applied to the signal source terminal 13, the analog switch 14 is held (ground side in FIG. 3).
It works like switching to. Such a technique is described in the following documents, for example.

「ラジオ技術」昭和61年5月号第194頁 発明が解決しようとする問題点 第3図の従来例に示すサンプルホールド回路はデジタ
ルオーディオディスクプレーヤ等のデグリッチ回路とし
て広く用いられているものであるが、その回路構成上、
演算増幅器11の帰還回路として接続されているコンデン
サ12が、演算増幅器から見れば容量性の負荷となり、オ
ーディオ周波数帯域でも、特に高域では演算増幅器が歪
(高調波歪や混変調歪)を発生しやすく、聴感的な音質
改善の上で大きな障害となっていた。
"Radio Technology", May 1986, p. 194, Problems to be Solved by the Invention The sample and hold circuit shown in the conventional example of FIG. 3 is widely used as a deglitch circuit for digital audio disc players and the like. However, due to its circuit configuration,
The capacitor 12 connected as the feedback circuit of the operational amplifier 11 becomes a capacitive load when viewed from the operational amplifier, and the operational amplifier generates distortion (harmonic distortion or cross modulation distortion) even in the audio frequency band, especially in a high frequency range. It was easy to do, and it was a major obstacle to improving the sound quality by hearing.

本発明のサンプルホールド回路は上述の様な問題点に
鑑み、演算増幅器の容量性負荷を等価的に除去すること
により、歪を低減し、聴感上の音質を改善することを目
的とするものである。
In view of the above-mentioned problems, the sample-and-hold circuit of the present invention is intended to reduce distortion and improve the audible sound quality by equivalently removing the capacitive load of the operational amplifier. is there.

問題点を解決するための手段 本発明のサンプルホールド回路は、複数個(後述の実
施例では4個)の抵抗で構成されたブリッジ回路と、第
2の演算増幅器を従来のサンプルホールド回路に追加し
て構成される。
Means for Solving the Problems A sample and hold circuit of the present invention has a bridge circuit composed of a plurality of (four in the embodiments described later) resistors and a second operational amplifier added to a conventional sample and hold circuit. Configured.

作用 上記構成によれば第2の演算増幅器はブリッジ回路の
平衡を保つ様に動作し、その結果、コンデンサを充放電
する電流は大部分、第2の演算増幅器から供給されるこ
とになり、この結果として第1の演算増幅器は、等価的
にほとんど無負荷状態で動作することが可能となる。
Operation According to the above configuration, the second operational amplifier operates so as to maintain the balance of the bridge circuit, and as a result, most of the current for charging and discharging the capacitor is supplied from the second operational amplifier. As a result, the first operational amplifier can equivalently operate at almost no load.

実 施 例 第1図は本発明の一実施例のサンプルホールド回路を
示す回路構成図である。
Practical Example FIG. 1 is a circuit configuration diagram showing a sample hold circuit according to an embodiment of the present invention.

ブリッジ回路1は4つのインピーダンス回路例えば抵
抗から構成され、左側の二辺と右側の二辺とが平衡する
様、例えば10Ω,30Ω,1KΩ,3KΩの様な抵抗値の抵抗R1,
R2,R3,R4にする。2は第1の演算増幅器、3は第2の演
算増幅器である。
The bridge circuit 1 is composed of four impedance circuits, for example, resistors, and a resistor R 1 having a resistance value such as 10Ω, 30Ω, 1KΩ, 3KΩ so that the left side and the right side are balanced.
Set to R 2 , R 3 and R 4 . Reference numeral 2 is a first operational amplifier, and 3 is a second operational amplifier.

ブリッジの4つの接続点のうち、第1の接続点P1には
第1の演算増幅器2の出力端子及び第2の演算増幅器の
正入力端子が接続され、第2の接続点P2には第2の演算
増幅器3の出力端子が接続される。第3の接続点P3と第
1の演算増幅器2の負入力端子との間にはホールド用の
コンデンサ4が接続され、第4の接続点P4には第2の演
算増幅器3の負入力端子が接続される。そして第1の演
算増幅器2の正入力端子が接地されて従来例と同様に第
1の演算増幅器2の帰還回路を構成する。
Of the four connection points of the bridge, the output terminal of the first operational amplifier 2 and the positive input terminal of the second operational amplifier are connected to the first connection point P 1 , and the second connection point P 2 is connected. The output terminal of the second operational amplifier 3 is connected. A holding capacitor 4 is connected between the third connection point P 3 and the negative input terminal of the first operational amplifier 2, and a negative input of the second operational amplifier 3 is provided at the fourth connection point P 4. The terminals are connected. Then, the positive input terminal of the first operational amplifier 2 is grounded to form a feedback circuit of the first operational amplifier 2 as in the conventional example.

信号源端子5には例えばD/Aコンバータの出力信号が
入力され、アナログスイッチ6によって、断続的に第1
の演算増幅器2の負入力端子に接続される。アナログス
イッチ6はサンプリングパルス7によって切換えられ、
サンプルモード(信号源が第1の演算増幅器2の負入力
端子に接続される)とホールドモード(信号源がアナロ
グスイッチ6の接地側に接続される)の2通りのモード
に切換わる。
For example, the output signal of the D / A converter is input to the signal source terminal 5, and the first signal is intermittently output by the analog switch 6.
Is connected to the negative input terminal of the operational amplifier 2. The analog switch 6 is switched by the sampling pulse 7,
Switching between two modes: a sample mode (the signal source is connected to the negative input terminal of the first operational amplifier 2) and a hold mode (the signal source is connected to the ground side of the analog switch 6).

出力信号はブリッジ回路1の第3の接続点P3に接続さ
れた出力端子8から取出され、回路全体の利得は信号源
端子5とアナログスイッチ6の間に接続された抵抗9及
び抵抗9とアナログスイッチ6の接続点と、出力端子8
の間に接続された抵抗10によって決定される。
The output signal is taken out from the output terminal 8 connected to the third connection point P 3 of the bridge circuit 1, and the gain of the entire circuit depends on the resistance 9 and the resistance 9 connected between the signal source terminal 5 and the analog switch 6. Connection point of analog switch 6 and output terminal 8
Determined by a resistor 10 connected between.

上述の実施例の回路についてその動作を説明する。ア
ナログスイッチ6がサンプルモードに切換えられると、
第1の演算増幅器2の出力電圧が変化し、コンデンサ4
を充放電させようとするが、このときブリッジ回路1の
平衡がくずれるため、第2の演算増幅器3の出力端子か
ら電流が出力され、ブリッジ回路1の平衡をとり直そう
とする。ブリッジ回路1が平衡するというのは、第1の
演算増幅器2からの出力電流がゼロになることを意味す
るので、平衡状態となれば第1の演算増幅器2は等価的
に無負荷(出力電流ゼロ)で動作することになる。第2
の演算増幅器3のスルーレートが十分に高ければ、ブリ
ッジは常に平衡させておくことができ、コンデンサ4の
充放電はもっぱら第2の演算増幅器3が行うことにな
り、第1の演算増幅器2は、等価的に無負荷状態で、正
確な波形伝送を行うことに専念できる。
The operation of the circuit of the above embodiment will be described. When the analog switch 6 is switched to the sample mode,
The output voltage of the first operational amplifier 2 changes and the capacitor 4
However, since the bridge circuit 1 loses its balance at this time, a current is output from the output terminal of the second operational amplifier 3 and the bridge circuit 1 tries to be rebalanced. The fact that the bridge circuit 1 is balanced means that the output current from the first operational amplifier 2 becomes zero. Therefore, in the balanced state, the first operational amplifier 2 is equivalently unloaded (output current Zero) will work. Second
If the slew rate of the operational amplifier 3 is sufficiently high, the bridge can always be balanced and the second operational amplifier 3 charges and discharges the capacitor 4, and the first operational amplifier 2 Equivalently, it can concentrate on performing accurate waveform transmission in the unloaded state.

第4図は本発明の一実施例のサンプルホールド回路を
使用したデジタルオーディオディスクプレーヤの、周波
数対高周波歪率特性を従来例と比較したもので、全帯域
にわたる歪の低減と、特に高域での大幅な改善が見ら
れ、聴感上も分解能のすぐれた音質が得られる。
FIG. 4 is a comparison of the frequency vs. high frequency distortion rate characteristics of the digital audio disc player using the sample and hold circuit of one embodiment of the present invention with the conventional example. It is possible to obtain a sound quality with excellent resolution in terms of hearing.

上述の実施例はその用途をデジタルオーディオ機器の
デグリッチ回路と想定したが、FMステレオチューナの復
調回路等、サンプルホールド回路を使用しているオーデ
ィオ機器には、本発明を応用可能であることは言うまで
もない。
Although the above-described embodiment assumes that the application is a deglitching circuit of a digital audio device, it goes without saying that the present invention can be applied to an audio device using a sample hold circuit such as a demodulation circuit of an FM stereo tuner. Yes.

発明の効果 上述の実施例の説明から明らかな様に本発明のサンプ
ルホールド回路は、2個の演算増幅器の出力をブリッジ
回路で結合し、ホールド用のコンデンサの充放電電流
を、第2の演算増幅器から供給することにより、第1の
演算増幅器を等価的に無負荷状態で動作させることがで
き、容量性負荷による歪の発生を低減することができる
もので、デジタルオーディオ機器をはじめとするオーデ
ィオ機器に応用が可能であり、歪率の改善と音質の向上
が得られ、実用上の効果の大なるものである。
EFFECTS OF THE INVENTION As is clear from the above description of the embodiments, in the sample hold circuit of the present invention, the outputs of the two operational amplifiers are connected by the bridge circuit, and the charge / discharge current of the holding capacitor is calculated by the second operation. By supplying from the amplifier, the first operational amplifier can be equivalently operated in a no-load state, and the occurrence of distortion due to a capacitive load can be reduced. It can be applied to equipment, and can improve distortion and sound quality, and has a great practical effect.

【図面の簡単な説明】 第1図は本発明のサンプルホールド回路の一実施例を示
す回路構成図、第2図はデグリッチ回路の動作を示すタ
イミング図、第3図は従来のサンプルホールド回路の一
例を示す回路構成図、第4図は本発明のサンプルホール
ド回路を応用したデジタルオーディオディスクプレーヤ
の歪率を従来例と比較して示した周波数対高調波歪率特
性図である。 1……ブリッジ回路、2,3……演算増幅器、4……コン
デンサ、6……アナログスイッチ。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit configuration diagram showing an embodiment of a sample hold circuit of the present invention, FIG. 2 is a timing diagram showing the operation of a deglitch circuit, and FIG. 3 is a conventional sample hold circuit. FIG. 4 is a circuit configuration diagram showing an example, and FIG. 4 is a frequency vs. harmonic distortion factor characteristic diagram showing a distortion factor of a digital audio disk player to which the sample hold circuit of the present invention is applied, compared with a conventional example. 1 ... Bridge circuit, 2, 3 ... Operational amplifier, 4 ... Capacitor, 6 ... Analog switch.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数個のインピーダンス回路で構成され第
1の対角線上の第1及び第4の接続点ならびに第2の対
角線上の第2及び第3の接続点を有するブリッジ回路
と、第1及び第2の演算増幅器を備え、上記ブリッジ回
路の第1の接続点に上記第1の演算増幅器の出力端子な
らびに上記第2の演算増幅器の正入力端子を接続し、上
記ブリッジ回路の第2の接続点に上記第2の演算増幅器
の出力端子を接続し、上記ブリッジ回路の第3の接続点
と上記第1の演算増幅器の負入力端子との間にコンデン
サを接続し、上記ブリッジ回路の第4の接続点に上記第
2の演算増幅器の負入力端子を接続し、上記第1の演算
増幅器の負入力端子と信号源との間にスイッチング素子
を接続し、上記信号源と上記ブリッジ回路の第3の接続
点との間に抵抗を接続して構成されるサンプルホールド
回路。
1. A bridge circuit comprising a plurality of impedance circuits and having first and fourth connection points on a first diagonal line and second and third connection points on a second diagonal line; And a second operational amplifier, the output terminal of the first operational amplifier and the positive input terminal of the second operational amplifier are connected to the first connection point of the bridge circuit, and the second input terminal of the bridge circuit is connected. The output terminal of the second operational amplifier is connected to the connection point, and the capacitor is connected between the third connection point of the bridge circuit and the negative input terminal of the first operational amplifier, and the first terminal of the bridge circuit is connected. The negative input terminal of the second operational amplifier is connected to the connection point of No. 4, a switching element is connected between the negative input terminal of the first operational amplifier and the signal source, and the signal source and the bridge circuit are connected. Connect a resistor to the third connection point. Sample-and-hold circuit configured by.
JP61119733A 1986-05-23 1986-05-23 Sample-hold circuit Expired - Lifetime JP2543039B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61119733A JP2543039B2 (en) 1986-05-23 1986-05-23 Sample-hold circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61119733A JP2543039B2 (en) 1986-05-23 1986-05-23 Sample-hold circuit

Publications (2)

Publication Number Publication Date
JPS62277697A JPS62277697A (en) 1987-12-02
JP2543039B2 true JP2543039B2 (en) 1996-10-16

Family

ID=14768777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61119733A Expired - Lifetime JP2543039B2 (en) 1986-05-23 1986-05-23 Sample-hold circuit

Country Status (1)

Country Link
JP (1) JP2543039B2 (en)

Also Published As

Publication number Publication date
JPS62277697A (en) 1987-12-02

Similar Documents

Publication Publication Date Title
US4983927A (en) Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients
JPS6252963B2 (en)
JPH0320090B2 (en)
JP2543177B2 (en) Clamping device and automatic gain control device
US5760641A (en) Controllable filter arrangement
JP2543039B2 (en) Sample-hold circuit
US3732373A (en) Tone control circuits
US5787182A (en) Audio signal amplifier circuit and a portable audio equipment using the same
JP3359046B2 (en) Audio output device
JPH05347563A (en) D/a converter
JPH04111510A (en) Amplifying circuit
US6721427B1 (en) Analog filter for digital audio system and audio amplifier for using the same
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
JPH07307994A (en) Drive device for speaker
JPS5926673Y2 (en) Noise removal circuit
JPH02312370A (en) Television receiver
KR890005820Y1 (en) Audio switching circuits of hifi vtr
JPH0420532B2 (en)
JPH0314827Y2 (en)
JP3929832B2 (en) Input signal processing circuit
JPS62169599A (en) Muting circuit
JP2712348B2 (en) Amplifier
JPS6325823Y2 (en)
JPS6292618A (en) Deglitch circuit
JP2524204Y2 (en) Audio signal attenuation circuit