JPS60116038A - 命令実行制御方式 - Google Patents
命令実行制御方式Info
- Publication number
- JPS60116038A JPS60116038A JP22468283A JP22468283A JPS60116038A JP S60116038 A JPS60116038 A JP S60116038A JP 22468283 A JP22468283 A JP 22468283A JP 22468283 A JP22468283 A JP 22468283A JP S60116038 A JPS60116038 A JP S60116038A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mask
- state
- counter
- mask control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Advance Control (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ処理装置の各種機能を有効／無効にす
るだめのマスク・ビットをオン／オンするマスク制御命
令を実行する場合の命令実行制御方式に関するものであ
る。
るだめのマスク・ビットをオン／オンするマスク制御命
令を実行する場合の命令実行制御方式に関するものであ
る。
Ｐ Ｓ Ｗ （ＰＲＯＧＲＡＭ ５ＴＡＴＵＳ ＷＯＲ
Ｄ ）やＣＲ（ＣＯＮ、ＴＲ０Ｌ ＲＥＧＩＳＴＥＲ）
は、各種の機能を有効／無効にするマスク・ビットを持
っている。これらのマスク・ビットは、マスク制御命令
によってオン（論理「１」）又はオフ（論理「Ｏ」）さ
れるが、プログラムの中で成るマスク・ビットを連続し
てオン／オフしたい場合があるが、この場合、マスク・
ビットがオンになった状態で対応する機能を使用したい
ときがある。しかし、次のマスク制御命令によって当該
マスク・ビットが直ぐにオフされてしまうと、対応する
機能を使用することが出来ず、尚該マスク・ビットがオ
ンになるまで待たされてしまう。例えば、Ｉ１０割込み
を許すか否かを示すＩ１０割込マスク・ビットはＰＳＷ
の中に設けられてお９、このマスク・ビットがオンのと
きにＩ１０割込みを受けることになっている。もし、こ
のＩ１０割込マスク・ビットが連続せる複数のマスク制
御命令によってオン／オフを行なわせるとしたら一度有
効になるが直ぐに無効とされるので、Ｉ１０割込みは受
付けられず、Ｉ１０割込マスク・ビットがオンになるま
でＩ１０割込みは待たされてしまう。
Ｄ ）やＣＲ（ＣＯＮ、ＴＲ０Ｌ ＲＥＧＩＳＴＥＲ）
は、各種の機能を有効／無効にするマスク・ビットを持
っている。これらのマスク・ビットは、マスク制御命令
によってオン（論理「１」）又はオフ（論理「Ｏ」）さ
れるが、プログラムの中で成るマスク・ビットを連続し
てオン／オフしたい場合があるが、この場合、マスク・
ビットがオンになった状態で対応する機能を使用したい
ときがある。しかし、次のマスク制御命令によって当該
マスク・ビットが直ぐにオフされてしまうと、対応する
機能を使用することが出来ず、尚該マスク・ビットがオ
ンになるまで待たされてしまう。例えば、Ｉ１０割込み
を許すか否かを示すＩ１０割込マスク・ビットはＰＳＷ
の中に設けられてお９、このマスク・ビットがオンのと
きにＩ１０割込みを受けることになっている。もし、こ
のＩ１０割込マスク・ビットが連続せる複数のマスク制
御命令によってオン／オフを行なわせるとしたら一度有
効になるが直ぐに無効とされるので、Ｉ１０割込みは受
付けられず、Ｉ１０割込マスク・ビットがオンになるま
でＩ１０割込みは待たされてしまう。
これを防ぐために従来技術においては、マスク制御命令
の後にＤＵＭＭＹフロー（マイクロプログラムによって
制御）を流し、この間にＩ１０割込みがあれば、受付け
て割込処理を行なっていた。
の後にＤＵＭＭＹフロー（マイクロプログラムによって
制御）を流し、この間にＩ１０割込みがあれば、受付け
て割込処理を行なっていた。
第１図および第２図は従来のマスク制御命令の実行制御
方式を説明するものである。図において、正は命令取出
しのアドレスを計算するステート（ＳＴＡＴＥ）、Ｂ１
とＢ２はアドレス指定された命令又はオペランド・デー
タをバッファ・メモリ（キャッシュ・メモリ）から取出
すステート、Ｄはオペコードのデコードのステート、Ｒ
はオペランド・アドレス生成のためにレジスタを読出す
ステート、Ａはオペランド・アドレスのための加算ステ
ート、Ｅ、は演算部へのオペランド・データ供給ステー
ト、Ｂ２は演算部へのオペランド・データ供給及び実行
結果の受取システート、ＣＫは実行結果のチェック・ス
テート、Ｗはレジスタへの書込みステートをそれぞれ示
している。また、Ｒ８１１Ｄ２３は、命令制御部のパイ
プラインのクリヤ、命令取出しのキャンセル、演算部の
リセット及び中央処理装置内のアクティブな状態をキャ
ンセルするステートである。
方式を説明するものである。図において、正は命令取出
しのアドレスを計算するステート（ＳＴＡＴＥ）、Ｂ１
とＢ２はアドレス指定された命令又はオペランド・デー
タをバッファ・メモリ（キャッシュ・メモリ）から取出
すステート、Ｄはオペコードのデコードのステート、Ｒ
はオペランド・アドレス生成のためにレジスタを読出す
ステート、Ａはオペランド・アドレスのための加算ステ
ート、Ｅ、は演算部へのオペランド・データ供給ステー
ト、Ｂ２は演算部へのオペランド・データ供給及び実行
結果の受取システート、ＣＫは実行結果のチェック・ス
テート、Ｗはレジスタへの書込みステートをそれぞれ示
している。また、Ｒ８１１Ｄ２３は、命令制御部のパイ
プラインのクリヤ、命令取出しのキャンセル、演算部の
リセット及び中央処理装置内のアクティブな状態をキャ
ンセルするステートである。
第１図はＩ１０割込みがあった場合の従来のマスク制御
命令の実行制御を説明するものである。
命令の実行制御を説明するものである。
マスク制御命令がパイプライン−ヒを流れると、命令制
御部はその次にＤＵＭＭＹフローを流す。
御部はその次にＤＵＭＭＹフローを流す。
ＤＵＭＭＹフローのＡステートで、ＲＥＩＦＣＨ（命令
の再取込み）信号が出てＷステートでフリップ・フロッ
プにＲＥＩＦＣＨ信号を保持する。 これはマスク制御
命令によってシステムの状態が変ったために、先取りし
ている命令を再度取込むだめのものである。ＤＵＭＭＹ
フローが流れている間にＩ１０割込リクエスト（Ｉｌｏ
ＲＵＰＴＲＥＱ）が送られて来ると、パイプライン制
御部はパイプラインをクリアする。この間、プロセス制
御部は工１０割込みの処理を始める。
の再取込み）信号が出てＷステートでフリップ・フロッ
プにＲＥＩＦＣＨ信号を保持する。 これはマスク制御
命令によってシステムの状態が変ったために、先取りし
ている命令を再度取込むだめのものである。ＤＵＭＭＹ
フローが流れている間にＩ１０割込リクエスト（Ｉｌｏ
ＲＵＰＴＲＥＱ）が送られて来ると、パイプライン制
御部はパイプラインをクリアする。この間、プロセス制
御部は工１０割込みの処理を始める。
第２図はＩ１０割込みがない場合の従来のマスク制御命
令の命令実行制御を説明するものである。
令の命令実行制御を説明するものである。
第２図は第１図と略ぼ同じであるが、Ｉ１０割込リクエ
ストが送られて来ないときは、５ＴＡＲＴ信号によりＰ
ＲＯＣＥＳＳ状態（命令を実行できる状態になシ、次命
令の実行が行なわれる。
ストが送られて来ないときは、５ＴＡＲＴ信号によりＰ
ＲＯＣＥＳＳ状態（命令を実行できる状態になシ、次命
令の実行が行なわれる。
従来技術においては、連続した複数のマスク制御命令に
よるマスク・ビットのオン／オフの場合には問題はない
が、マスク制御命令の次命令がマスク制御命令でなくて
もＤＵＭＭＹフローを流しているので、命令処理時間が
１フロー遅くなってしまう。ＤＵＭＭＹフローは、Ｉ１
０割込みが有効になった場合、チャネルへマスク・ビッ
トの伝播を行うために設けられている。チャネルへのマ
スク・ビットの伝播を行なわないと、旧マスク・ビット
のま＼でチャネルがＩ１０割込みを出して来る場合があ
る。
よるマスク・ビットのオン／オフの場合には問題はない
が、マスク制御命令の次命令がマスク制御命令でなくて
もＤＵＭＭＹフローを流しているので、命令処理時間が
１フロー遅くなってしまう。ＤＵＭＭＹフローは、Ｉ１
０割込みが有効になった場合、チャネルへマスク・ビッ
トの伝播を行うために設けられている。チャネルへのマ
スク・ビットの伝播を行なわないと、旧マスク・ビット
のま＼でチャネルがＩ１０割込みを出して来る場合があ
る。
本発明は、上記の考察に基づくものであって、マスク制
御命令の次命令が・スフ制御命令でない場合に次命令の
実行を早く開始できるようにした命令実行制御方式を提
供することを目的としている。
御命令の次命令が・スフ制御命令でない場合に次命令の
実行を早く開始できるようにした命令実行制御方式を提
供することを目的としている。
そしてそのため、本発明の命令実行制御方式は、命令を
パイプライン方式で処理すると共に種々の機能をマスク
するマスク・ビットを持チ、マスク制御命令によって上
記マスク・ビットをオン又はオフすることにより上記マ
スク・ピントに対応する機能を有効又は無効にするデー
タ処理装置において、カウンタを設けると共に上記マス
ク制御命つンを行わせ、上記カウンタの値に基づいてチ
ャネル・プロセッサからの入出力割込みの有効／無効を
制御するようにしたものである。
パイプライン方式で処理すると共に種々の機能をマスク
するマスク・ビットを持チ、マスク制御命令によって上
記マスク・ビットをオン又はオフすることにより上記マ
スク・ピントに対応する機能を有効又は無効にするデー
タ処理装置において、カウンタを設けると共に上記マス
ク制御命つンを行わせ、上記カウンタの値に基づいてチ
ャネル・プロセッサからの入出力割込みの有効／無効を
制御するようにしたものである。
以下、本発明を図面を参照しつつ説明する。
第３図および第４図は本発明によるマスク制御命令の実
行制御を説明する図、第５図は本発明の１実施例のブロ
ック図である。
行制御を説明する図、第５図は本発明の１実施例のブロ
ック図である。
第５図において、１は中央処理装置、２は命令制御部、
３はプロセス制御部、４はパイプライン制御部、５はカ
ウンタ、６と７は論理回路、８はチャネル・プロセーツ
サをそれぞれ示している。命令制御部２は、命令の実行
や割込み処理、マシンチェック処理などを行う部分であ
る。プロセス制御部３は、各種割込み処理を行う部分で
ある。パイプライン制御部４は、命令をパイプライン方
式で処理する部分である。ＰＳＷのＩ１０割込マスク・
ビットが変更されると、カウンタ５に所定値がセットさ
れ、カウント・ダウンが開始される。
３はプロセス制御部、４はパイプライン制御部、５はカ
ウンタ、６と７は論理回路、８はチャネル・プロセーツ
サをそれぞれ示している。命令制御部２は、命令の実行
や割込み処理、マシンチェック処理などを行う部分であ
る。プロセス制御部３は、各種割込み処理を行う部分で
ある。パイプライン制御部４は、命令をパイプライン方
式で処理する部分である。ＰＳＷのＩ１０割込マスク・
ビットが変更されると、カウンタ５に所定値がセットさ
れ、カウント・ダウンが開始される。
論理回路６は、パイプラインに投入された命令がマスク
制御命令であることが判ると、カウンタ５の値が零にな
るまでの間、パイプライン・インクロック信号をオンと
する。論理回路７は、ＰＳＷのＩ１０割込マスクが切替
えられてから所定時間が経過してカウンタ５の値に零値
になっている状態の下において、Ｉ１０割込リクエスト
信号が送られて来ると、Ｉ１０割込リクエスト信号を出
力する。チャネル・プロセッサ８は、入出力装膜と主記
憶装置との間のデータの流れを制御するものである、ｐ
ｓｗのＩ１０割込マスク・ビットが切換えられると、Ｉ
１０割込マスク・ビットがプロセス制御部３からチャネ
ル・プｎセッサ８に送られる。
制御命令であることが判ると、カウンタ５の値が零にな
るまでの間、パイプライン・インクロック信号をオンと
する。論理回路７は、ＰＳＷのＩ１０割込マスクが切替
えられてから所定時間が経過してカウンタ５の値に零値
になっている状態の下において、Ｉ１０割込リクエスト
信号が送られて来ると、Ｉ１０割込リクエスト信号を出
力する。チャネル・プロセッサ８は、入出力装膜と主記
憶装置との間のデータの流れを制御するものである、ｐ
ｓｗのＩ１０割込マスク・ビットが切換えられると、Ｉ
１０割込マスク・ビットがプロセス制御部３からチャネ
ル・プｎセッサ８に送られる。
第３図はマスク制御命令の次命令がマスク制御命令でな
い場合の本発明の命令実行制御を説明するものである。
い場合の本発明の命令実行制御を説明するものである。
マスク制御命令がパイプライン上を流れると、命令制御
部２はマイクロプログラムを使ってマスク制御命令のＡ
ステートでＲＥＩＦＣＩ−Ｉ信号を出し、Ｗステートで
ＲＥＩＦＣＨ信号を７リツプ・フロップで保持して、Ｒ
８１１Ｄ２３のステートで中央処理装置のアクティブな
状態を全てキ〜トンセルし、ＲＥ Ｉ Ｆ ＣＨを行う
。これと並行してカウンタ５に所定値をセットしてカウ
ント・ダウンを行なわせる。Ｒ８１１Ｄ２３のステート
が終ると、５ＴＡＲＴ信号ＫＪ：ＤＰＲＯＣＥＳＳ状態
となシ、 次命令を実行する。第３図の命令実行制御で
曲稠硝フｐ−を流していないので、第３図のものでは、
次命令の実行開始が第２図のものに比べて１８τ早くな
っている。そして、カウンタ５が零に彦っだ状態でチャ
ネル・プロセッサ８からのＩ１０割込リクエストがあれ
ば、パイプライン制御部４はパイプラインをクリアし、
プロセス制御部３はＩ１０割込み処理を行う。
部２はマイクロプログラムを使ってマスク制御命令のＡ
ステートでＲＥＩＦＣＩ−Ｉ信号を出し、Ｗステートで
ＲＥＩＦＣＨ信号を７リツプ・フロップで保持して、Ｒ
８１１Ｄ２３のステートで中央処理装置のアクティブな
状態を全てキ〜トンセルし、ＲＥ Ｉ Ｆ ＣＨを行う
。これと並行してカウンタ５に所定値をセットしてカウ
ント・ダウンを行なわせる。Ｒ８１１Ｄ２３のステート
が終ると、５ＴＡＲＴ信号ＫＪ：ＤＰＲＯＣＥＳＳ状態
となシ、 次命令を実行する。第３図の命令実行制御で
曲稠硝フｐ−を流していないので、第３図のものでは、
次命令の実行開始が第２図のものに比べて１８τ早くな
っている。そして、カウンタ５が零に彦っだ状態でチャ
ネル・プロセッサ８からのＩ１０割込リクエストがあれ
ば、パイプライン制御部４はパイプラインをクリアし、
プロセス制御部３はＩ１０割込み処理を行う。
第４図はマスク制御命令の次命令がマスク制御命令であ
る場合の本発明の命令実行制御を説明するものである。
る場合の本発明の命令実行制御を説明するものである。
第４図の命令実行制御は第３図のものと略ぼ同じである
が、次命令がマスク制御命令のときは、次命令のＢ２ｗ
ステート（Ｂ２でインタロックがか、かったときの待ち
ステート）でカウンタ５が零になるまで待たされる。Ｉ
１０割込みがあった場合には、第３図と同様な処理が行
なわれる。
が、次命令がマスク制御命令のときは、次命令のＢ２ｗ
ステート（Ｂ２でインタロックがか、かったときの待ち
ステート）でカウンタ５が零になるまで待たされる。Ｉ
１０割込みがあった場合には、第３図と同様な処理が行
なわれる。
以上の説明から明らかなように、本発明によれば、マス
ク制御命令の次命令がマスク制御命令でない場合、当該
次命令の実行を早期に実行することが出来る。
ク制御命令の次命令がマスク制御命令でない場合、当該
次命令の実行を早期に実行することが出来る。
第１図および第２図は従来のマスク制御命令の実行制御
を説明する図、第３図および第４図は本発明による命令
の実行制御を説明する図、第５図は本発明の１実施例の
ブロック図である。 １・・・中央処理装置、２・・・命令制御部、３・・・
プロセス制御部、４・・・パイプライン制御部、５・・
・カウンタ、６と７・・・論理回路、８・・・チャネル
・プロセラ？０ 特許出願人、富士通株式会社 代理人弁理士 京 谷 四 部 オ ３図 、ｌｉ’５／／Ｅ１２３ シｚ０メ１尺 ＬＢｔ１３２９尺Ａ Ｉ５７β２Ｅｔ 欽令リ ヤ４図 Ｆ！５ＩＩＤ２３ 二Ｆ“互 ”Ｅｚ ＣＫ １４／
を説明する図、第３図および第４図は本発明による命令
の実行制御を説明する図、第５図は本発明の１実施例の
ブロック図である。 １・・・中央処理装置、２・・・命令制御部、３・・・
プロセス制御部、４・・・パイプライン制御部、５・・
・カウンタ、６と７・・・論理回路、８・・・チャネル
・プロセラ？０ 特許出願人、富士通株式会社 代理人弁理士 京 谷 四 部 オ ３図 、ｌｉ’５／／Ｅ１２３ シｚ０メ１尺 ＬＢｔ１３２９尺Ａ Ｉ５７β２Ｅｔ 欽令リ ヤ４図 Ｆ！５ＩＩＤ２３ 二Ｆ“互 ”Ｅｚ ＣＫ １４／
Claims (1)
- 命令をパイプライン方式で処理すると共に種々の機能を
マスクするマスク・ビットを持ち、マスク制御命令によ
って上記マスク・ピラトラオン又はオフすることによ多
上記マスク・ビットに対応する機能を有効又は無効にす
るデータ処理装置において、カウンタを設けると共に上
記マスク制御命令によってマスク・ビットが変更された
時に上記カウンタに所定値をセットして上記カウンタに
カウント・ダウンを行わせ、上記カウンタの値に基づい
てチャネル・プロセッサからの人出刀剣込みの有効／無
効を制御するようにした命令実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22468283A JPS60116038A (ja) | 1983-11-29 | 1983-11-29 | 命令実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22468283A JPS60116038A (ja) | 1983-11-29 | 1983-11-29 | 命令実行制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60116038A true JPS60116038A (ja) | 1985-06-22 |
| JPH0218733B2 JPH0218733B2 (ja) | 1990-04-26 |
Family
ID=16817569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22468283A Granted JPS60116038A (ja) | 1983-11-29 | 1983-11-29 | 命令実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116038A (ja) |
-
1983
- 1983-11-29 JP JP22468283A patent/JPS60116038A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218733B2 (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740893A (en) | Method for reducing the time for switching between programs | |
| JP4750865B2 (ja) | デ―タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 | |
| EP0203304B1 (en) | Data processor controller | |
| EP0612012B1 (en) | A pipeline computer with scoreboard | |
| JP3709040B2 (ja) | 非同期データ処理装置 | |
| JPH1021074A (ja) | 割り込み制御方式、プロセッサ及び計算機システム | |
| KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| US6842812B1 (en) | Event handling | |
| US4967339A (en) | Operation control apparatus for a processor having a plurality of arithmetic devices | |
| US6721878B1 (en) | Low-latency interrupt handling during memory access delay periods in microprocessors | |
| JPS60116038A (ja) | 命令実行制御方式 | |
| JP2009163531A (ja) | 割り込み管理機構およびマイクロコンピュータ | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| KR970011209B1 (ko) | 실행된 명령 스트림을 추적하기 위해 사용되는 신호를 발생하기 위한 회로를 포함하는 마이크로프로세서 | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPH01243167A (ja) | データ処理装置 | |
| JPS6149695B2 (ja) | ||
| JPH0635716A (ja) | マイクロプロセッサ | |
| JP2572821B2 (ja) | 命令再実行による演算処理方式 | |
| JPH03201135A (ja) | マイクロプロセッサ | |
| JPH0411895B2 (ja) | ||
| JPS6221130B2 (ja) | ||
| JP2000099330A (ja) | コンピュ―タ・プロセッサ・システム | |
| JPS6299832A (ja) | 計算機制御方式 |