JPS60109382A - フライバックトランス保護回路 - Google Patents
フライバックトランス保護回路Info
- Publication number
- JPS60109382A JPS60109382A JP21619483A JP21619483A JPS60109382A JP S60109382 A JPS60109382 A JP S60109382A JP 21619483 A JP21619483 A JP 21619483A JP 21619483 A JP21619483 A JP 21619483A JP S60109382 A JPS60109382 A JP S60109382A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- period
- circuit
- flyback transformer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のオＵ用分野〕
本発明は水平出力回路に用いられるフライバックトラン
スの採掘回路に関する。
スの採掘回路に関する。
フライバックトランスは、高圧巻服にレヤショートが発
生することがあるが発生確率が低いため、大問題にはな
っていない。しかしながら。
生することがあるが発生確率が低いため、大問題にはな
っていない。しかしながら。
一旦発失すると、煙が大量に出たり破裂音とともに、フ
ライバックトランスに穴があいたりする。したがって、
フライバックトランスのレヤショートに基づく連鎖的破
壊を防止することは安全性の点から毬めて重要である。
ライバックトランスに穴があいたりする。したがって、
フライバックトランスのレヤショートに基づく連鎖的破
壊を防止することは安全性の点から毬めて重要である。
本発明の目的は、高圧巻線のレヤショートが起った時、
水平発振動作を停止して、フライバックトランスの連鎖
的波Ｊａｋ防止することができるフライバンクトランス
保護回路を提供するにある。
水平発振動作を停止して、フライバックトランスの連鎖
的波Ｊａｋ防止することができるフライバンクトランス
保護回路を提供するにある。
高圧巻線レヤショートが起った時は、ダンパーダイオー
ドのオン期間が減少し、１４ｉ、 諒への帰還エネルギ
ーが少なくなる。これはより、水平ｙｌ 豊Ｍ １ｔ＝
ｌＪ中でもダンパーダイオードのオンＮ月８］と水平出
力トランジスタのオン期間のＩＭＪに非導通期間が生じ
、この期間においてもパルス電圧が発生されるのでこの
パルス′屯圧を検出して水平発振を停止するようにした
ものである。
ドのオン期間が減少し、１４ｉ、 諒への帰還エネルギ
ーが少なくなる。これはより、水平ｙｌ 豊Ｍ １ｔ＝
ｌＪ中でもダンパーダイオードのオンＮ月８］と水平出
力トランジスタのオン期間のＩＭＪに非導通期間が生じ
、この期間においてもパルス電圧が発生されるのでこの
パルス′屯圧を検出して水平発振を停止するようにした
ものである。
第１図は本発明の一実施例を示す回路図である。
第２図とともに通常時の水平偏向動作を説明する。
水平発振回路１で発振された発振信号は第２図ｆａｌで
示され、水平ドライブ回路２でドライブされた後、水平
ドライブトランス３を介し、て。
示され、水平ドライブ回路２でドライブされた後、水平
ドライブトランス３を介し、て。
水平出力トランジスタ４．ダンパーダイオード５、水平
偏向コイル６．５字補正コンデンサ７、共振コンデンサ
８からなる水平出力回路ｙ＝作さ七る。フライバックト
ランス９の８２巻線よりのパルスを高圧ダイオード１０
と高圧コンデンサ１１で整流・平滑することによりブラ
ウン管アノード用篩ＩＬ圧が得られる。巻線５、に流れ
る電流は第２図（ｂ）、水平出力トランジスタ４のコレ
クタ電流は第２図（Ｃ）、ダンパーダイメート５に流れ
る一Ｃ；ムは第２図（ｄ）、共振コンデンサ１２の電圧
は第２凶（／’ｌ−Ｓｓ巻腺の電圧は第２図０１に示さ
れたものとなる。第２図ｆ、９＋の電圧はダイオード１
１１゜＆抗１１４を通してトランジスタ１１６のベース
に供給され、このトランジスタ１１６は水平走査期間オ
ンされる。また、第２図のに電圧もダイオード１１３ヲ
通し℃トランジスタ１１６のベースに印加され、トラン
ジスタ１１６は水平帰線期間オンされる。こわにより、
トランジスタ１１６は通常状態においては常にオンし、
そのコレクター圧はほぼ零ボルトである。このため、ツ
ェナーダイオード１１７はカットオフし水平発振停止回
路１１８を非動作にし、水平発振回路１は正常に動作す
る。
偏向コイル６．５字補正コンデンサ７、共振コンデンサ
８からなる水平出力回路ｙ＝作さ七る。フライバックト
ランス９の８２巻線よりのパルスを高圧ダイオード１０
と高圧コンデンサ１１で整流・平滑することによりブラ
ウン管アノード用篩ＩＬ圧が得られる。巻線５、に流れ
る電流は第２図（ｂ）、水平出力トランジスタ４のコレ
クタ電流は第２図（Ｃ）、ダンパーダイメート５に流れ
る一Ｃ；ムは第２図（ｄ）、共振コンデンサ１２の電圧
は第２凶（／’ｌ−Ｓｓ巻腺の電圧は第２図０１に示さ
れたものとなる。第２図ｆ、９＋の電圧はダイオード１
１１゜＆抗１１４を通してトランジスタ１１６のベース
に供給され、このトランジスタ１１６は水平走査期間オ
ンされる。また、第２図のに電圧もダイオード１１３ヲ
通し℃トランジスタ１１６のベースに印加され、トラン
ジスタ１１６は水平帰線期間オンされる。こわにより、
トランジスタ１１６は通常状態においては常にオンし、
そのコレクター圧はほぼ零ボルトである。このため、ツ
ェナーダイオード１１７はカットオフし水平発振停止回
路１１８を非動作にし、水平発振回路１は正常に動作す
る。
次に、フライバックトランス高圧巻ｍｓ２がレヤショー
トした時の保艙動作なあ６図に示す波形図とともに説明
する。フライバックトランス９の充積不良等により、５
２巻勝のレヤショートがｉ％した場合フライバックトラ
ンス９の負荷が巣くなり、５１巻線の１次流入電流（々
′、３図（ｂ））が増大してくる。１水平期１ｈ４の全
期間に渡ってエネルギをフライバックトランス９に供給
するほどフライバックトランス９の負荷が止くなるとダ
ンパダイオード５がオンして電源へのエネルギ帰還がな
くなる。このため、ダンパダイオード５０オン期間が通
常に比べ極端に短くなる。
トした時の保艙動作なあ６図に示す波形図とともに説明
する。フライバックトランス９の充積不良等により、５
２巻勝のレヤショートがｉ％した場合フライバックトラ
ンス９の負荷が巣くなり、５１巻線の１次流入電流（々
′、３図（ｂ））が増大してくる。１水平期１ｈ４の全
期間に渡ってエネルギをフライバックトランス９に供給
するほどフライバックトランス９の負荷が止くなるとダ
ンパダイオード５がオンして電源へのエネルギ帰還がな
くなる。このため、ダンパダイオード５０オン期間が通
常に比べ極端に短くなる。
この時の波形を第３図（ｄ）に示す。
コツタめ水平走査期間中のダンパーダイオード５がオン
し′ている期間と、次に水平出方トランジスタ４がオン
する期間の間にトランジスタ４、ダイオード５のいずれ
もオンしていない期間が生ずる。
し′ている期間と、次に水平出方トランジスタ４がオン
する期間の間にトランジスタ４、ダイオード５のいずれ
もオンしていない期間が生ずる。
この期間に、８１巻線に接続された電源、５字補正コン
デンサ７に接続されているフライバックトランス９のＭ
ａ腺のインダクタンス、水平偏向コイル６と共振コンデ
ンサ８，１２とで共振が生じる。
デンサ７に接続されているフライバックトランス９のＭ
ａ腺のインダクタンス、水平偏向コイル６と共振コンデ
ンサ８，１２とで共振が生じる。
この時の共振電流波形を第３図ＩｔｒＫｔ’として示す
。
。
これにより、共振コンデンサ１２に第３図び）にｊ′で
示すパルス電圧が生ずる。この後、水平出力トランジス
タ４がオン期間に入いつ共振は押えられる。
示すパルス電圧が生ずる。この後、水平出力トランジス
タ４がオン期間に入いつ共振は押えられる。
Ｓｓ巻煉り電圧波形′１ｆｒ：第３図（！Ｉ）に示し、
上記パルス電圧はｙ′で示す。フライバックトランス９
０重負荷時にパルス電圧ｙ′が生じるとこのパルス電圧
ｙ’でトランジスタ１１６はカントオフされるのでその
コレクタは＋１２Ｖまで上昇され、ツェナダイオード１
１７はオンされる。これによりサイリスタ等で構成され
た水平発振停止回路１１８が動作し、水平発振回路１の
発掘が停止される。
上記パルス電圧はｙ′で示す。フライバックトランス９
０重負荷時にパルス電圧ｙ′が生じるとこのパルス電圧
ｙ’でトランジスタ１１６はカントオフされるのでその
コレクタは＋１２Ｖまで上昇され、ツェナダイオード１
１７はオンされる。これによりサイリスタ等で構成され
た水平発振停止回路１１８が動作し、水平発振回路１の
発掘が停止される。
これによりフライバックトランス９は破壊から保護され
る。ここで、ダイオード１１３を介して供給される水平
帰線期間パルスは零ボルトを基準とした直流分カット信
号なので、第３図ヴ）のパルスｆ’にヨリトランジスタ
１１６がオンされるのを防すでいる。
る。ここで、ダイオード１１３を介して供給される水平
帰線期間パルスは零ボルトを基準とした直流分カット信
号なので、第３図ヴ）のパルスｆ’にヨリトランジスタ
１１６がオンされるのを防すでいる。
又、ブラウン管口放電等にょる保賎回路誤動作を防止す
るためには、トランジスタ１１６のベースとアース間に
コンデンサ１１９を設り−れはよい。
るためには、トランジスタ１１６のベースとアース間に
コンデンサ１１９を設り−れはよい。
〔発明の効果〕
本発明によれば、フライバックトランスＭ５Ｌ荷時に発
生する水平走査期間中の異常共振パルス電圧を検出する
ので保Ｈａ作は確実でありフライバックトランスの保護
を行なうことかできる。
生する水平走査期間中の異常共振パルス電圧を検出する
ので保Ｈａ作は確実でありフライバックトランスの保護
を行なうことかできる。
第１図は本発明の一実施例を示す回路図、第２図は通常
時の主要部の波形を示す波形図、第３図はフライバック
トランス重負荷時の主要部の波形を示す波形図である。 １・・・水平発振回路 ４・・・水平出力トランジスタ ５・・・ダンパーダイオード ８．１２・・・共振コンデンサ ９・・・フライバックトランス １１１ 、１１３・・・ダイオード １１６・・・トランジスタ １１７・・・ツェナーダイオード １１８・・・水平琴娠停止回路
時の主要部の波形を示す波形図、第３図はフライバック
トランス重負荷時の主要部の波形を示す波形図である。 １・・・水平発振回路 ４・・・水平出力トランジスタ ５・・・ダンパーダイオード ８．１２・・・共振コンデンサ ９・・・フライバックトランス １１１ 、１１３・・・ダイオード １１６・・・トランジスタ １１７・・・ツェナーダイオード １１８・・・水平琴娠停止回路
Claims (1)
- 水平走査期間中のダンパーダイオードのオン期間と水平
出力トランジスタのオン期間との間に生ずるパルス電圧
を検出して、水平発振を停止することを特徴とするフラ
イバックトランス保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21619483A JPS60109382A (ja) | 1983-11-18 | 1983-11-18 | フライバックトランス保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21619483A JPS60109382A (ja) | 1983-11-18 | 1983-11-18 | フライバックトランス保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60109382A true JPS60109382A (ja) | 1985-06-14 |
| JPH053785B2 JPH053785B2 (ja) | 1993-01-18 |
Family
ID=16684751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21619483A Granted JPS60109382A (ja) | 1983-11-18 | 1983-11-18 | フライバックトランス保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622802A (ja) * | 1992-07-08 | 1994-02-01 | Koji Goto | 靴の製法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184875A (ja) * | 1982-04-22 | 1983-10-28 | Matsushita Electric Ind Co Ltd | 異常高電圧発生防止装置 |
-
1983
- 1983-11-18 JP JP21619483A patent/JPS60109382A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184875A (ja) * | 1982-04-22 | 1983-10-28 | Matsushita Electric Ind Co Ltd | 異常高電圧発生防止装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622802A (ja) * | 1992-07-08 | 1994-02-01 | Koji Goto | 靴の製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053785B2 (ja) | 1993-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202031A (en) | Static inverter employing an assymetrically energized inductor | |
| JPS59843Y2 (ja) | テレビジユゾウキ | |
| JP3432643B2 (ja) | スイッチモード電源 | |
| JPS60109382A (ja) | フライバックトランス保護回路 | |
| US4042859A (en) | Horizontal deflection circuit of a television receiver with means to eliminate generation of dangerous high potential under faulty condition | |
| JPH0251312B2 (ja) | ||
| EP0520141B1 (en) | High voltage shutdown circuit | |
| US4670692A (en) | High-speed power amplifier for driving inductive loads | |
| US4412157A (en) | Protection circuit for a horizontal scanning circuit and CRT | |
| US3444424A (en) | Horizontal deflection circuit with protective diode | |
| US6075327A (en) | Power supply apparatus for a discharge lamp, especially for a motor vehicle headlight | |
| US3480826A (en) | Television receiver horizontal sweep circuit having protection against arcing | |
| JPS597795Y2 (ja) | コウアツホゴカイロ | |
| JPS6017966Y2 (ja) | 高圧発生回路 | |
| US3500117A (en) | Protective device for transistors for use in horizontal deflection circuits | |
| JPH0218625Y2 (ja) | ||
| JPS6035317Y2 (ja) | 異常高圧発生防止装置の補助回路 | |
| JPS5842993B2 (ja) | 偏向ヨ−クア−ク発生防止回路 | |
| US4419608A (en) | Horizontal deflection circuit | |
| JPS58127473A (ja) | 高圧保護回路を含む水平偏向回路 | |
| JPS6233412Y2 (ja) | ||
| KR0129175Y1 (ko) | 수평편향펄스의 리미트회로 | |
| US3891891A (en) | High voltage protection circuit | |
| JPH0468667A (ja) | 水平回路 | |
| JPH0722928Y2 (ja) | 安全保護装置 |