JPS60108948A - Method for separating defective station on serial interface - Google Patents
Method for separating defective station on serial interfaceInfo
- Publication number
- JPS60108948A JPS60108948A JP58215093A JP21509383A JPS60108948A JP S60108948 A JPS60108948 A JP S60108948A JP 58215093 A JP58215093 A JP 58215093A JP 21509383 A JP21509383 A JP 21509383A JP S60108948 A JPS60108948 A JP S60108948A
- Authority
- JP
- Japan
- Prior art keywords
- stations
- polling
- station
- abnormal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Hardware Redundancy (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は)トータル主記憶容量の小さな小型システムで
、ユーザ領域全圧迫せずに限られたシステム領域内で十
分なフェイル・セーフ機能を実現するようにしたシリア
ル・インターフェース上の障害ステージ日ンの切り離し
方式に関するものである。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is a small system with a small total main memory capacity, and achieves sufficient fail-safe functionality within a limited system area without overwhelming the user area. The present invention relates to a method for isolating failure stages on a serial interface.
第1図はシステムの構成を示す図・第2図は非同期割込
処理の形態を説明するタイム・チャートである。FIG. 1 is a diagram showing the configuration of the system, and FIG. 2 is a time chart explaining the form of asynchronous interrupt processing.
第1図において、1はチャネ” (W S C: Wo
rk3tation Channel ) s 2は制
御装置、3ないし6はデバイスを示す。非同期割込処理
−の形態は、第2図に示すタイムチャートのように、ソ
フトウェア割込未処理の割込要因がデバイス丙にスタッ
クされ、CPUが処理可能となった時点で再度割込みを
試みる。その実限のためには、サプレス・ラインと呼ば
れるものが使用される。ここで、第1図でチャネル以降
が1本のビット・シリアル・ラインで接続されサプレス
・ライン金持てない場合には、A点に於けるラインの接
触不良の障害が発生した場合、ライン配下につながる全
ての接続デバイスは、短期間で異常な非同期割込みtc
PUへ継続的に要求する。短期間とは、通常の入出力割
込処理に比べて極めて短い時間的間隔全いう。In Figure 1, 1 is a channel” (WSC: Wo
rk3tation Channel ) s 2 is a control device, and 3 to 6 are devices. In the form of asynchronous interrupt processing, as shown in the time chart shown in FIG. 2, unprocessed software interrupt causes are stacked in device C, and the interrupt is attempted again when the CPU becomes ready to process them. For that limit, what is called a suppress line is used. In Fig. 1, if the channel after the channel is connected by one bit serial line and the suppress line cannot be used, if a failure due to poor contact of the line at point A occurs, the line under the line will be All connected devices will receive an abnormal asynchronous interrupt tc for a short period of time.
Continuously requests the PU. A short period refers to any time interval that is extremely short compared to normal input/output interrupt processing.
又、第1図に示すB点に於いて単一のデバイス1若しく
はラインが障害を起こした場合でも同等の現象が起こり
得る。Further, even if a single device 1 or line fails at point B shown in FIG. 1, a similar phenomenon may occur.
こうした短期間の連続非同期異常割込みは、システムの
割込みキューを極度に増大し、ステータス格納、ロギン
グ、リトライのために主記憶容量全無駄食いする。これ
らによって、従来は、システムの処理能力が低下するの
みに終らず、システムの負荷が太き(なり、小型主記憶
システムのものでは1ソフトウエア・ダウン音引き起こ
していた。These short-term continuous asynchronous abnormal interrupts greatly increase the system's interrupt queue and waste the entire main memory capacity for status storage, logging, and retries. Conventionally, these problems have not only resulted in a reduction in the system's processing capacity, but also increased the load on the system, and in the case of a small main memory system, caused a software down sound.
本発明は、上記の考察に基づくものでろって、短期間の
連続非同期異常割込みを継続的に要求するような障害ス
テーション(デバイス)全切り離し、システムの処理能
力の低下全防止し、システムの負荷の軽減を図ったシリ
アル・インターフェース上の障害ステーションの切り離
し方式を提供することを目的とするものでおる。The present invention is based on the above-mentioned consideration.The present invention completely disconnects all faulty stations (devices) that continuously request short-term continuous asynchronous abnormal interrupts, completely prevents a decrease in system processing capacity, and loads the system. The purpose of this invention is to provide a method for isolating a faulty station on a serial interface in order to reduce the number of problems.
そのために本発明のシリアル・インターフェース上の障
害ステーションの切り離し方式は、中央処理装置と、チ
ャネルと、複数のステーションとを備え、ビット・シリ
アルな転送ライン配下に上記複数のステーションが接続
され、上記チャネルでステーションのキー処理や表示処
理などのオフライン機能をも制御するシステムにおいて
、上記チャネルは、上記転送ラインに接続された全ステ
ーションのオフライン制御を行うためにポルリング動作
を行い、ポーリング動作中にステーションの状態を覧視
し、異常なステーションを検出した場合には当該ステー
ションに対してポーリングのネグレク)1−行い、異常
ステーションに対するポーリングをパスさせるように構
成されたことを特徴とするものである。To this end, the method for isolating a faulty station on a serial interface of the present invention comprises a central processing unit, a channel, and a plurality of stations, the plurality of stations are connected under a bit-serial transfer line, and the channel In a system that also controls off-line functions such as key processing and display processing of stations, the above channel performs polling operation to perform offline control of all stations connected to the above transfer line, and during the polling operation, the station The present invention is characterized in that it is configured such that when the status is checked and an abnormal station is detected, polling is neglected for the station (1), and the polling for the abnormal station is passed.
以下、本発明の実施例を図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第3図は本発明の1実施例構成を示す図、第4図は本発
明してよる非同期割込処理の形態全説明するタイムチャ
ート、第5図はポーリングを説明する図、第6図はコン
トルール・ワードとデバイス・スティタス・ワードの形
式全説明する図である。FIG. 3 is a diagram showing the configuration of one embodiment of the present invention, FIG. 4 is a time chart explaining the entire form of asynchronous interrupt processing according to the present invention, FIG. 5 is a diagram explaining polling, and FIG. FIG. 3 is a diagram illustrating the entire format of a control word and a device status word.
第3図において、7はCPU (中央処理装置)、8は
チャネル、9はコントロール・ストレージ、101グデ
バイス、91は割込みルーチン?示す。In Fig. 3, 7 is the CPU (central processing unit), 8 is the channel, 9 is the control storage, 101 is the 101g device, and 91 is the interrupt routine. show.
本発明は、非同期異常割込みをチャネル・ファームウェ
アの割込みルーチン91で監視し、制御し、CI’U
lへの負荷全極力低下させている。The present invention monitors and controls asynchronous abnormal interrupts using the interrupt routine 91 of the channel firmware, and
The load on l is reduced as much as possible.
本発明における入出力制御構成は、ソフトウニ第4図に
示すような階層になっている。ファームウェアは、全ス
テーション(デバイス)のオフライン機能(キー処理、
表示処理等)をも制御している。第4図において、Po
1lでは、ファームウェアのオーダにより、ハードウェ
アは接続ステーションのオフライン制御を行う為に、ポ
ーリング動作全行う。INTは、ソフトウェアへの入出
力割込要求でるる。IRQは、ハードウェアからファー
ムウェアへの割込要求で、ステーションの状態変化全通
類するためのものであり、ソフトウェアへの割込みの要
因をも含むものである。The input/output control configuration in the present invention has a software hierarchy as shown in FIG. The firmware supports offline functions (key processing,
display processing, etc.). In Figure 4, Po
At 11, the hardware performs all polling operations in order to perform offline control of connected stations, as ordered by the firmware. INT is an input/output interrupt request to software. IRQ is an interrupt request from hardware to firmware, and is used to keep track of all station status changes, and also includes sources of software interrupts.
非同期異常割込みプロセスは、まず、非同期割込処理l
NTiソフトウェアに通知(第4図に示−す■)シ、そ
して、接続全ステーションのオフライン制御を行う為に
可能な限り早(ボー、リングを開始(第4図に示す■)
する。障害等によりハードウェアからファームウェアへ
非同期異常割込み(第4図に示す■)全起こす。以上の
■ないし■の繰り返しが通常の入出力割込処理や非同期
割込ファームウェアは、非同期異常割込みの内容(ステ
ーション割込機番、ステータス)、発生回数、全監視し
、ハードウェアへポール・ネグレクト(poll Ne
glect s第4図に示す■)を行い、特定ステーシ
ョンに対するポーリング全バスさせる。The asynchronous abnormal interrupt process first starts with the asynchronous interrupt processing l.
Notify the NTi software (■ shown in Figure 4) and start the ring (■ shown in Figure 4) as soon as possible to perform offline control of all connected stations.
do. A failure or the like causes an asynchronous abnormal interrupt (■ shown in Figure 4) from the hardware to the firmware. The normal input/output interrupt processing and asynchronous interrupt firmware that repeats the above ■ or ■ monitor the contents (station interrupt number, status), number of occurrences, and all of the asynchronous abnormal interrupts, and send poll/neglect information to the hardware. (poll Ne
glect s) shown in FIG. 4 is performed to poll all buses for a specific station.
これにより、短期間の非同期異常割込みは減少し1且つ
他ステーションのオフライン制御に影響も与えない。As a result, short-term asynchronous abnormal interrupts are reduced and do not affect off-line control of other stations.
ポーリングでは、第5図(alに示すように、デバイス
の接続状態や監視やキー処理全行う。第5図において、
CWaコントロール・ワード、DWはデータ・ワード、
DSWはデバイス・ステータス・ワードを示し、コツト
ロール・ワードCWの5ち■はボール、■はライトでわ
る。ポーリング中に■のデバイス未接続の状態から■の
デバイス接続の状態に移行すると、ソフトウェアへは非
同期の遺す込通知(デバイスのパワー・オン)を行う。In polling, as shown in Figure 5 (al), all device connection status and monitoring and key processing are performed. In Figure 5,
CWa is the control word, DW is the data word,
DSW indicates the device status word, and the 5th ■ in the troll word CW is a ball, and the ■ is a write. During polling, when the device transitions from the device-unconnected state (■) to the device-connected state (■), an asynchronous leave-in notification (device power-on) is sent to the software.
一方、他デバイスのオフライン処理を続ける為、ボー゛
リングは短期間で繰り返される。On the other hand, boring is repeated in a short period of time to continue offline processing of other devices.
ところで、今、シリアル・ラインの接続が不完全な状態
になると、接続された全デバイスが第5図(alに示す
■→■→■→■の状態を繰り返すことと同様の結果とな
り、ソフトウェアへは、第5図(b)に示すように、非
同期割込みが連′続的に報告されることになる。この場
合、前記サプレス・ラインが使われるならば、こうした
非同期の割込みは十分サプレスされる。本発明では、第
5図(d)に示すようなポーリングが行われている時、
DSWの内容をマイクロプログラム(μグロ)で監視し
、異常なデバイスに対しては、番5図(e)に示すよう
に、ポーリングをネグレクトさせることによって、サプ
レス機能を代行し、割込キューの増大や処理能力の低下
を防いでいる。By the way, if the serial line connection is now incomplete, all connected devices will have the same result as repeating the state of ■→■→■→■ shown in Figure 5 (al), and the software will As shown in Figure 5(b), asynchronous interrupts will be reported continuously.In this case, if the suppress line is used, these asynchronous interrupts will be sufficiently suppressed. In the present invention, when polling as shown in FIG. 5(d) is performed,
The contents of the DSW are monitored by a microprogram (μgro), and if an abnormal device is detected, polling is neglected as shown in Figure 5 (e), thereby acting as a suppress function and interrupting the interrupt queue. This prevents the processing capacity from increasing and decreasing the processing capacity.
コントロール・ワードCWとデバイス・ステータス・ワ
ードDSWの形式を示したのが第6図である。コントロ
ール・ワードCWは、ワーク・ステーション・チャネル
WSCから送信され、すべてのインタフェース動作を制
御するものでるる。FIG. 6 shows the format of the control word CW and device status word DSW. Control word CW is sent from work station channel WSC and controls all interface operations.
その形式は、第6図3aJに示すように、ビットoがス
タート・ビット、ビット1がCW’ft示すビット。Its format is as shown in FIG. 6 3aJ, bit o is a start bit and bit 1 is a bit indicating CW'ft.
ビット2ないし4がステーションのアドレス’fr示す
ピット1ピツト7ないし9がコマンド・ビット、ビット
10ないし12がCMDのそ、デフアイ・ビット、ビッ
ト13がCWのパリティ・ビット(奇数パリティ)とし
て用いられる。また、デバイス・ステータス・ワードD
SWは、ステーションの状態をワーク・ステーション・
チャネルWS CK通知するために送信されるものであ
り、その形式は、@6図(b) K示す上うに、ビット
0がスタート・ビット、ビット1がDSWr示すビット
、ビット2ないし4がステー・シ璽ンのアドレスを示す
ビット、ピッ)107jいり、 12がデバイス・タイ
プ(標準モード)を示すビット、ビット13がDSWの
パリティ・ビット(奇数パリティ)として用いられる。Bits 2 to 4 indicate the station address 'fr.Pit 1Pits 7 to 9 are command bits, bits 10 to 12 are used as the CMD default bit, and bit 13 is used as the CW parity bit (odd parity). . Also, device status word D
The SW checks the status of the station as a work station.
It is transmitted to notify the channel WS CK, and its format is as shown in Figure 6 (b), bit 0 is the start bit, bit 1 is the bit indicating DSWr, and bits 2 to 4 are the stay bit. Bit 107j indicates the address of the password, bit 12 indicates the device type (standard mode), and bit 13 is used as the DSW parity bit (odd parity).
また、デバイス・ステータス・ワードDSWのビット7
ないし9のステータス(3tatus )は第6図(C
1に示す内容により定義される。Also, bit 7 of device status word DSW
The status of 9 to 9 (3 status) is shown in Figure 6 (C
Defined by the contents shown in 1.
なお、第5図(d) 、(elに示すように、デバイス
・ステータス・ワードを監視し、異常なデバイス(ステ
ーション)に対してはボーリyグtネグレクトさせるよ
うKするマイクロプログラムは、第3図に示すようにフ
ァームウェアに設けるのではなく、チャネル内ハードウ
ェアの一部として設けてもよいことはいうまでもない。In addition, as shown in FIG. 5(d) and (el), the microprogram that monitors the device status word and causes an abnormal device (station) to be neglected is the third one. It goes without saying that it may be provided as part of the in-channel hardware instead of being provided in the firmware as shown in the figure.
′
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、ステ
ージ日ンのオフ・ライン制御機能をチャネル内ファーム
ウェアで実現している場合において、障害時に従来ソフ
トウェア負荷であったフェイル・セーフ機能をマイクロ
プログラムで集成することにより、システムの処理能力
の低下を゛防止し、システムの負荷の軽減を図り、シス
テム・ダウン等と異常事態全回避することができる。′ [Effects of the Invention] As is clear from the above description, according to the present invention, when the offline control function of the stage is realized by in-channel firmware, when a failure occurs, the load that was previously required by software can be reduced. By assembling fail-safe functions in microprograms, it is possible to prevent a decline in system processing capacity, reduce the system load, and completely avoid abnormal situations such as system down.
第1図はシステムの構成を示す図、第2図は非同期割込
処理の形態を説明するタイム・チャート。
#!3図は本発明の1実施例構成を示す図、第4図は本
発明による非同期割込処理の形態を説明丁゛るタイム・
チャート、第5図はポーリングを説明する図、第6図は
コントロール・ワードとデバイス・スティタス・ワード
の形式を説明する図である。
1と8・・・チャネル(W S C: Work St
a目on(’banne+ )、2・・・制御装置、3
ないし6と10 ・・・デバイス、7・・・CPU (
中央処理装置)、9・・・コントロール・ストレージ。
特許出願人 富士通株式会社
代理人弁理士 京 谷 四 部FIG. 1 is a diagram showing the configuration of the system, and FIG. 2 is a time chart explaining the form of asynchronous interrupt processing. #! FIG. 3 is a diagram showing the configuration of one embodiment of the present invention, and FIG. 4 is a diagram illustrating the form of asynchronous interrupt processing according to the present invention.
FIG. 5 is a diagram explaining polling, and FIG. 6 is a diagram explaining the format of the control word and device status word. 1 and 8... Channels (WSC: Work St
a-eye on ('banne+), 2...control device, 3
or 6 and 10...Device, 7...CPU (
central processing unit), 9...control storage. Patent Applicant: Fujitsu Limited Representative Patent Attorney Yotsube Kyotani
Claims (1)
全備え、ビット・シリアルな転送ライン配下に上記複数
のステーションが接続され、上記チャネルでステーショ
ンのキー処理や表示処理などのオフライン機能をも制御
するシステムにおいて、上記チャネルは、上記転送ライ
ンに接続された全ステーションのオフライン制御を行う
ためにポーリング動作全行い、ポーリング動作中にステ
ーションの状態を監視し、異常なステーションを検出し
た場合には当該ステーションに対してポーリングのネグ
レクト全行い、異常ステーションに対するポーリングq
ハスさせるように構成されたことを@微とするシリア
ル・インターフニーストの障害ステーションの切り離し
方式。The multiple stations mentioned above are connected under a bit-serial transfer line, complete with a central processing unit, channels, multiple stages, and John, and the offline functions such as key processing and display processing of the stations are also controlled by the above channels. In the system, the channel performs all polling operations to perform offline control of all stations connected to the transfer line, monitors the status of the stations during the polling operation, and if an abnormal station is detected, the channel performs all polling operations to perform offline control of all stations connected to the transfer line. Neglect all polling for stations, polling for abnormal stations q
A method of disconnecting the failure station of Serial Interfneist, which is designed to cause a lot of damage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58215093A JPS60108948A (en) | 1983-11-17 | 1983-11-17 | Method for separating defective station on serial interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58215093A JPS60108948A (en) | 1983-11-17 | 1983-11-17 | Method for separating defective station on serial interface |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60108948A true JPS60108948A (en) | 1985-06-14 |
Family
ID=16666634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58215093A Pending JPS60108948A (en) | 1983-11-17 | 1983-11-17 | Method for separating defective station on serial interface |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60108948A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219045A (en) * | 1988-07-07 | 1990-01-23 | Fujitsu Ltd | Data transfer system |
-
1983
- 1983-11-17 JP JP58215093A patent/JPS60108948A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219045A (en) * | 1988-07-07 | 1990-01-23 | Fujitsu Ltd | Data transfer system |
JPH0773271B2 (en) * | 1988-07-07 | 1995-08-02 | 富士通株式会社 | Data transfer method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6625761B1 (en) | Fault tolerant USB method and apparatus | |
US7032128B2 (en) | Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer | |
US5734810A (en) | Client server system performing automatic reconnection and control method thereof | |
US5717852A (en) | Multiple bus control method and a system thereof | |
JPS60108948A (en) | Method for separating defective station on serial interface | |
JP3145866B2 (en) | Active terminator | |
US6928497B2 (en) | Computer system bus interface and control method therefor | |
JP2690226B2 (en) | End notification synchronization control method | |
US20030163762A1 (en) | Fault tolerant transmission device and method for information processing systems | |
JPH01169773A (en) | Hard disk control device | |
JPH08329023A (en) | Parallel electronic computer system | |
JPH10187473A (en) | Duplex information processor | |
JPS6320647A (en) | Data transfer equipment | |
JPH0782468B2 (en) | Transfer control device | |
KR0139968B1 (en) | Redundancy Status Decision Circuit of Redundancy System | |
JPH06131125A (en) | Disk array device | |
KR0154478B1 (en) | Bad detecter method of assistance memory device in full electronic switching system | |
JPS62166401A (en) | Multiplexing system for electronic computer | |
JPS6168646A (en) | Method for automatic switching of main system | |
JPS6152752A (en) | Fault display circuit | |
JPH07105038A (en) | Connection switching device for duplex system | |
JPH06187184A (en) | Input and output controller for duplex system | |
JPS6126443A (en) | System information recorder | |
JPS60225267A (en) | Monitor method of device operation | |
JPS61221860A (en) | Data transfer system |