JPS60108786A - Time setter - Google Patents
Time setterInfo
- Publication number
- JPS60108786A JPS60108786A JP58216634A JP21663483A JPS60108786A JP S60108786 A JPS60108786 A JP S60108786A JP 58216634 A JP58216634 A JP 58216634A JP 21663483 A JP21663483 A JP 21663483A JP S60108786 A JPS60108786 A JP S60108786A
- Authority
- JP
- Japan
- Prior art keywords
- time
- data
- subsystem
- setting
- time data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は複数の計算機サブシステムの時刻装置の時刻設
定装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a time setting device for a time device of a plurality of computer subsystems.
従来、サブシステムを疎結合(中央処理装置間の通信等
による結合がなく周辺機器等を共有しているような結合
)したシステムで各サブシステム間の時刻を同一に合わ
せる場合、個々にサブシステム毎に設定すると時刻を一
致させることが難かしく微調整機能による補整が必要で
あり容易ではなかった。Conventionally, when setting the same time between each subsystem in a system where subsystems are loosely coupled (coupling such as sharing peripheral devices without communication between central processing units), each subsystem is If the time is set every time, it is difficult to match the time, and correction using a fine adjustment function is necessary, which is not easy.
これを解決する方法としてシステム内に共通の時刻設定
機構を有し、全サブシステムに同時に、デジタルスイッ
チでセットした時刻データを送出し設定する方法が行わ
れている。A method to solve this problem is to have a common time setting mechanism within the system and simultaneously send out time data set by a digital switch to all subsystems.
しかし、この方法で低時刻設定後におるサブシステムで
障害等にて時刻が停止した場合やデバッグ等にて任意の
時刻に設定して動作せしめた場合等においてオンライン
動作中の別のサブシステムの時刻に合わせて時刻を再設
定するときには前記デジタルスイッチに一致させるべき
時刻をセットし、その時刻にタイミングを合わせて設定
すべきサブシステムに対して時刻データを送出し時刻の
再設定を行なっている。However, if the time of a subsystem stops due to a failure etc. after setting a low time using this method, or if the time is set to an arbitrary time for debugging etc., the time of another subsystem running online may change. When resetting the time to match the time, the digital switch is set to the time to match, and time data is sent to the subsystem to be set in synchronization with that time to reset the time.
この場合には時刻設定のタイミングが難しくサブシステ
ム間に秒単位での不一致が発生し補整が必要となる欠点
がある。In this case, there is a disadvantage that the timing of time setting is difficult and discrepancies occur on a second-by-second basis between subsystems, requiring correction.
本発明の目的は、複数のサブシステムjJ]Kおける時
刻装置の時刻設定について、各サブシステム間で同一時
刻の同時設定や、個別設定及び他サブシステム動作時刻
の任意サブシステムへの設定等積々の時刻設定を容易に
行うことが出き、サブシステム間での時刻合わせを容易
に、正確に行える時刻設定装置を提供することにある。The purpose of the present invention is to enable simultaneous setting of the same time between each subsystem, individual setting, and setting of other subsystem operating times to arbitrary subsystems with respect to time setting of time devices in a plurality of subsystems. To provide a time setting device that can easily set the time of each subsystem and can easily and accurately adjust the time between subsystems.
本発明の装置は、複数の時刻装置から供給される時刻デ
ータの中の指定された第1の時刻装置からの第1の時刻
データを選択する第1の時刻データ選択手段と、前記複
数の時刻装置の初期設定のための第2の時刻データを発
生する時刻データ発生手段と、第1の時刻データと第2
の時刻データとの供給をうけ指定により何れが一方の時
刻データを選択する第2の時刻データ選択手段と、前記
第2の時刻データ選択手段にょシ選択された時刻データ
の供給をうけ複数の時刻装置のうちの少なくとも1つの
時刻装置を選択し前記選択された時刻データを供給する
選択供給手段とを含んで構成される。The device of the present invention includes a first time data selection means for selecting first time data from a designated first time device among time data supplied from a plurality of time devices; a time data generating means for generating second time data for initializing the device;
a second time data selection means which selects one of the time data according to a designation when the second time data selection means is supplied with the selected time data; and selecting and supplying means for selecting at least one time device among the devices and supplying the selected time data.
本発明の実施例について図面を参照して詳細に説明する
。Embodiments of the present invention will be described in detail with reference to the drawings.
第1図に本発明の一実施例である時刻設定装置1を含む
情報処理システムを示す。FIG. 1 shows an information processing system including a time setting device 1 which is an embodiment of the present invention.
環システムは、各サブシステム内に時刻装置102゜2
02および302金持ち、サブシステム運用上の時刻に
ついてはそれぞれ時刻装置102,202および302
の設定時刻によるものが採用されており、各サブシステ
ムの立上げ時に中央処理装置(以下CPUと略称す)1
01.201および301の内装時計は時刻装置102
.202および302から読み取った時刻で始動する。The ring system includes a time device 102゜2 in each subsystem.
02 and 302, time devices 102, 202 and 302 respectively for subsystem operational time.
The central processing unit (hereinafter referred to as CPU) 1 is used when each subsystem is started up.
01. The internal clock of 201 and 301 is the time device 102
.. It starts at the time read from 202 and 302.
サブシステム100,200および300はオンライン
系、ホットスタンドバイ系、またはデバッグ系等の運用
形Sをとり、それらは運用上の必要から、または障害時
の対処等によシ運用形態が相互に変更されるものであり
、そのため全サブシステムが同一時刻で運用する必要が
ある場合もあれば、また、あるサブシステムのみ個別の
時刻設定にょシ運用される場合もある。The subsystems 100, 200, and 300 have an operation mode S such as an online system, a hot standby system, or a debug system, and the operation mode is mutually changed due to operational needs or to deal with failures. Therefore, there are cases where all subsystems need to operate at the same time, and there are cases where only a certain subsystem is operated with individual time settings.
時刻設定装置1は、時刻データインタフェース11〜1
3によ)設定時の時刻データを時刻装置102.202
および302に設定し、設定後はCPU101.201
および301にもつ内装時計と時刻装置102.202
および302に同期クロック17を送出し、1つの発振
器による基準周波数にて各サブシステムの時刻を歩進せ
しめるためシステム内で同期カドられ、サブシステム間
でのずれは生じない。The time setting device 1 has time data interfaces 11 to 1.
3) The time data at the time of setting is sent to the time device 102.202.
and set to 302, and after setting CPU101.201
and 301 internal clock and time device 102.202
The synchronized clock 17 is sent out at 302, and the time of each subsystem is advanced at the reference frequency generated by one oscillator, so that the system is synchronized within the system, and no deviation occurs between the subsystems.
時刻装置102,202および302の時刻データは、
時刻表示インタフェース14〜16により時刻設定装置
IK送られ選択表示される。The time data of the time devices 102, 202 and 302 is
The time display interfaces 14 to 16 send the time setting device IK to be selectively displayed.
しかして各サブシステムの時刻装置への時刻設定方法は
種々の形Mを可能とせねばならず、また容易に且正確に
行なうことができなければならない。Therefore, the method for setting the time on the time device of each subsystem must allow various types M, and must be easy and accurate.
第2図は第1図に使用される本発明の一実施例である時
刻設定装置のブロック図である。FIG. 2 is a block diagram of a time setting device used in FIG. 1, which is an embodiment of the present invention.
第2図の時刻設定装置はディジタルスイッチ2と、同期
化機構3と、データ選択回路4と、データ監視回路5と
、データ設定回路6と、セット回路7と、セットサブシ
ステム選択回路8と、時刻表示機構9とから構成される
。The time setting device in FIG. 2 includes a digital switch 2, a synchronization mechanism 3, a data selection circuit 4, a data monitoring circuit 5, a data setting circuit 6, a set circuit 7, a set subsystem selection circuit 8, It is composed of a time display mechanism 9.
次に時刻設定動作について説明する。Next, the time setting operation will be explained.
先ずサブシステムにおける初期時刻設定については、デ
ジタルスイッチ2にて年2月2日1時。First, regarding the initial time setting in the subsystem, use digital switch 2 to set the time at 1:00 on February 2, 2019.
分の時刻データを設定し、データ設定回路6はデジタル
スイッチ2からの時分データを選択し、セスト回路7を
ONKした時点でセットサブシステム選択回路8にて選
択した任意のサブシステムを、または全サブシステム(
全サブシステムを同一時刻に設定する)を対象として時
刻データインタフェース11〜13にデジタルスイッチ
2による時刻データが送出されサブシステムの時刻装置
が前記時刻データ(年1月9日9時1分)K基づき時刻
が設定される。この時刻データは、分単位までの設定で
ありセット時には強制的にサブシステムの時刻装置は0
秒とまる。サブシステムの動作開始後は時刻表示インタ
フェース14〜16にヨシ各サブシステムの時刻データ
を受けて、データ選択回路4にて選択されたサブシステ
ムの表示データ(秒単位までのデータを含む)を時刻表
示機構9に表示する。表示データの時分秒データはデー
タ監視回路5に供給され時刻設定用の時刻データとなし
得る。The data setting circuit 6 selects the hour and minute data from the digital switch 2, and when the set circuit 7 is turned on, selects any subsystem selected by the set subsystem selection circuit 8, or All subsystems (
The time data from the digital switch 2 is sent to the time data interfaces 11 to 13 (all subsystems are set to the same time), and the time device of the subsystem receives the time data (9:01 a.m., January 9, 2018) K. The time is set based on This time data is set up to the minute, and when set, the time device of the subsystem is forced to 0.
It stops for seconds. After the subsystems start operating, the time display interfaces 14 to 16 receive the time data of each subsystem, and the data selection circuit 4 displays the display data (including data up to seconds) of the selected subsystem at the time. It is displayed on the display mechanism 9. The hour, minute, and second data of the display data is supplied to the data monitoring circuit 5 and can be used as time data for time setting.
次に1つのサブシステムの時刻設定を別のサブシステム
の時刻によシ設定する場合について説明する。すなわち
、あるサブシステムで障害等により時刻スト、ブとなり
、修理後再動作時の時刻設定において、現在稼動中の他
サブシステムの時刻に合わせる場合等がこれに和尚する
。Next, a case will be described in which the time setting of one subsystem is set to the time of another subsystem. In other words, this is useful in cases where a subsystem's time stalls or breaks due to a failure or the like, and when the time is set to restart after repair, the time is set to match the time of another currently operating subsystem.
データ選択回路4にて稼動サブシステムヲ選択し時刻表
示機構9にその表示データを表示するとともに、データ
設定回路6をデータ選択回路4から供給される表示デー
タを選択する動作に切換える。データ設定回路6はこれ
に応答して起動信号をデータ監視回路5忙供給する。デ
ータ監視回路5では、起動信号に応答してデータ選択回
路4から供給される表示データの時分秒を監視して表示
データの秒のデータが0秒になった時点で時刻データと
して時分をデータ設定回路6に送出する。The data selection circuit 4 selects an operating subsystem and displays its display data on the time display mechanism 9, and the data setting circuit 6 is switched to select the display data supplied from the data selection circuit 4. In response, the data setting circuit 6 supplies an activation signal to the data monitoring circuit 5. The data monitoring circuit 5 monitors the hours, minutes, and seconds of the display data supplied from the data selection circuit 4 in response to the activation signal, and when the seconds of the display data reaches 0 seconds, the hours and minutes are set as time data. The data is sent to the data setting circuit 6.
この時にセット回路7がONになっていればデジタルス
イッチ2で設定されている年月日のデータとともにセッ
トサブシステム選択回路8により選択されたサブシステ
ムに時刻データが送出される。かくして稼動中のサブシ
ステムの時刻にモトすき一つのサブシステムの時刻を正
確に容易に設定することができる。If the set circuit 7 is ON at this time, time data is sent to the subsystem selected by the set subsystem selection circuit 8 together with the date and year data set by the digital switch 2. In this way, it is possible to accurately and easily set the time of one subsystem to the time of the subsystem in operation.
同期化機構3は1つのベース発振器にて各CPUの内装
時計及び時刻装置102,202および3o2(それぞ
れの基準周波数は異なる場合もある)K対して駆動用基
準周波数を供給し1時刻歩進のためのペースを統一する
ことによりバラツキの発生をなくし完全同期させるもの
で、同期クロック17で送出する。The synchronization mechanism 3 uses one base oscillator to supply a driving reference frequency to the internal clock and time device 102, 202 and 3o2 (each reference frequency may be different) of each CPU, and performs one time step. By unifying the pace of the data, variations are eliminated and complete synchronization is achieved, and the data is sent out using the synchronization clock 17.
本発明には、稼動中のサブシステムの時刻データを他の
サブシステムに設定することができるようにすることに
より一部のサブシステムの時刻再設定においても他のサ
ブシステムとの時刻誤差を格段に減少せしめることがで
きるという効果がある。In the present invention, by making it possible to set the time data of an operating subsystem to other subsystems, the time difference with other subsystems can be significantly reduced even when resetting the time of some subsystems. This has the effect of reducing the
第1図は本発明の一実施例を含む情報処理システムのブ
ロック図、第2図は第1図の時刻設定装置のブロック図
である。
1・・・・・・時刻設定装置、2・・・・・・デジタル
スイッチ、3・・・・・・同期化機構、4・・・・・・
データ選択回路、5・・・・・・データ監視回路、6・
・・・・・データ設定回路、7・・・・・・セット回路
、8・・・・・・セットサブシステム選択回路、9・・
・・・・時刻表示機構、11,12.13・・・・・・
時刻データインタフェース、14,15.16・旧・・
時刻表示インタフェース、17・・・・・・同期クロッ
ク、100゜200.300・・・・・・サブシステム
、101,201,301・・・・・・CPU、102
,202,302・・・・・・時刻装置。FIG. 1 is a block diagram of an information processing system including an embodiment of the present invention, and FIG. 2 is a block diagram of the time setting device of FIG. 1. 1...Time setting device, 2...Digital switch, 3...Synchronization mechanism, 4...
Data selection circuit, 5... Data monitoring circuit, 6.
...Data setting circuit, 7...Set circuit, 8...Set subsystem selection circuit, 9...
...Time display mechanism, 11, 12.13...
Time data interface, 14, 15, 16, old...
Time display interface, 17...Synchronized clock, 100°200.300...Subsystem, 101,201,301...CPU, 102
, 202, 302... Time device.
Claims (1)
れた第1の時刻装置からの第1の時刻データを選択する
第1の時刻データ選択手段と、前記複数の時刻装置の初
期設定のための第2の時刻データを発生する時刻データ
発生手段と、第1の時刻データと第2の時刻データとの
供給をうけ指定により何れか一方の時刻データを選択す
る第2の時刻データ選択手段と、 前記第2の時刻データ選択手段によシ選択された時刻デ
ータの供給をうけ複数の時刻装置のうちの少なくとも1
つの時刻装置を選択し前記選択された時刻データを供給
する選択供給手段とを含むことを特徴とする時刻設定装
置。[Scope of Claims] First time data selection means for selecting first time data from a designated first time device from time data supplied from a plurality of time devices; a time data generating means for generating second time data for initializing the device; and a second time data generating means for receiving the first time data and the second time data and selecting one of the time data according to a designation. and at least one of the plurality of time devices supplied with the time data selected by the second time data selection means.
A time setting device comprising: selection supply means for selecting one time device and supplying the selected time data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58216634A JPS60108786A (en) | 1983-11-17 | 1983-11-17 | Time setter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58216634A JPS60108786A (en) | 1983-11-17 | 1983-11-17 | Time setter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60108786A true JPS60108786A (en) | 1985-06-14 |
Family
ID=16691505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58216634A Pending JPS60108786A (en) | 1983-11-17 | 1983-11-17 | Time setter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60108786A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03127245A (en) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | Method and device for input/output of information |
-
1983
- 1983-11-17 JP JP58216634A patent/JPS60108786A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03127245A (en) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | Method and device for input/output of information |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7801258B2 (en) | Aligning timebases to share synchronized periodic signals | |
US7983115B2 (en) | System and method for managing time in automatic control equipment | |
US6874102B2 (en) | Coordinated recalibration of high bandwidth memories in a multiprocessor computer | |
JP2008072707A (en) | Pps connection device (time synchronization device) for stp, time synchronization system, and method for providing pps connection or time synchronization device for stp | |
JP2001221874A (en) | Time synchronization system | |
JPS6089775A (en) | Test period generator for automatic testing equipment | |
CA2216525A1 (en) | Clock control system and method | |
JPS60108786A (en) | Time setter | |
JPH0693229B2 (en) | Data processing device | |
US6587957B1 (en) | Disk drive controller for controlling data flow therethrough by switching to secondary bus to receive clock pulses when a failure on master bus is detected | |
US6426920B2 (en) | Method and apparatus for setting initial time of operating system clock | |
JP4226108B2 (en) | Digital signal processor and processor self-test method | |
JP3221109B2 (en) | Multiprocessor system and TOD synchronization control method | |
JP3294004B2 (en) | Dual clock system for information equipment | |
JPH05303516A (en) | Time synchronizing device for supervisory and controlling system | |
JPH06318107A (en) | Programmable controller, and resetting method for specific other station, resetting factor detecting method for other station, abnormal station monitoring method, synchronism detecting method, and synchronization stopping method of decentralized control system using programmable controller | |
JPH086664A (en) | Computer and its clock switching method | |
WO2004032406A1 (en) | Data transmission processing device and program | |
JP2001282328A (en) | Simulation system and simulator and managing device and recording medium | |
JPH0783506B2 (en) | Electronic exchange clock adjustment device | |
JP2007128362A (en) | Clock synchronization of controller | |
KR100335643B1 (en) | Computer system for setting value through software and method for controlling the same | |
JP3318926B2 (en) | Time synchronization method | |
JP2024074460A (en) | Semiconductor chip, debug system, and synchronization method | |
JP2001066385A (en) | Measuring instrument with time correction function |