JP3294004B2 - Dual clock system for information equipment - Google Patents

Dual clock system for information equipment

Info

Publication number
JP3294004B2
JP3294004B2 JP13824194A JP13824194A JP3294004B2 JP 3294004 B2 JP3294004 B2 JP 3294004B2 JP 13824194 A JP13824194 A JP 13824194A JP 13824194 A JP13824194 A JP 13824194A JP 3294004 B2 JP3294004 B2 JP 3294004B2
Authority
JP
Japan
Prior art keywords
clock
time
alarm
information
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13824194A
Other languages
Japanese (ja)
Other versions
JPH07318669A (en
Inventor
寿孝 阿藤
達也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amano Corp
Original Assignee
Amano Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amano Corp filed Critical Amano Corp
Priority to JP13824194A priority Critical patent/JP3294004B2/en
Publication of JPH07318669A publication Critical patent/JPH07318669A/en
Application granted granted Critical
Publication of JP3294004B2 publication Critical patent/JP3294004B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)
  • Emergency Alarm Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、内蔵したシステム時計
の時刻情報を利用してデータ処理を行うパソコンとかタ
イムレコーダと云った各種の情報機器(以下単に情報機
器と云う)に利用して好適なデュアル時計システムに関
するものである。
The present invention is suitable for use in various information devices (hereinafter simply referred to as information devices) such as personal computers and time recorders which perform data processing using time information of a built-in system clock. It concerns a dual clock system.

【0002】[0002]

【従来の技術】通常の情報機器には水晶発振器を備えた
システム時計が内蔵されていて、このシステム時計から
送られて来る時刻情報を利用して各種のデータ処理を行
っているが、従来の情報機器に使用されているシステム
時計は水晶の発振精度が悪くて、1週間に30秒程度の
誤差が生じるため、各種のデータ処理をこの間違った時
刻情報に基づいて実施してしまう問題があった。
2. Description of the Related Art A general information device has a built-in system clock equipped with a crystal oscillator, and performs various data processing using time information sent from the system clock. System clocks used in information equipment have poor crystal oscillation accuracy and have an error of about 30 seconds per week. Therefore, there is a problem that various data processing is performed based on the incorrect time information. Was.

【0003】そこで、高精度の水晶発振器を内蔵したシ
ステム時計を使用したり、或は、内蔵した時計を標準周
波数(JJY)とか、テレビ・ラジオの時報信号を基準
にして補正したり、更には、電話回線を使って標準時の
供給を受けて内蔵時計を補正するように構成した時計シ
ステムを用いることにより、内蔵時計を高精度なものに
して時刻データの信頼性を高めていた。
Therefore, a system clock having a built-in high-precision crystal oscillator is used, or the built-in clock is corrected based on a standard frequency (JJY) or a time signal of a television / radio, and furthermore, By using a clock system configured to correct a built-in clock by receiving a standard time supply using a telephone line, the built-in clock is made highly accurate and the reliability of time data is increased.

【0004】[0004]

【発明が解決しようとする課題】ところが、高精度水晶
発振器を備えたシステム時計の場合は、これを単独状態
のまま情報機器に内蔵しているため、何等かの障害の発
生によって時計データに狂いが生じた時に、この時刻デ
ータの狂いを監視したり補正したりすることができず、
データ処理を間違った時計データのまま知らないで続行
してしまう問題があった。
However, in the case of a system clock equipped with a high-precision crystal oscillator, since the clock is incorporated in an information device in an independent state, the clock data is corrupted by the occurrence of some kind of trouble. When this occurs, it is not possible to monitor or correct this time data error,
There was a problem that data processing was continued without knowing the wrong clock data.

【0005】また、内蔵した時計を標準周波数とか時報
信号を基準にして補正する上述した時計システムの場合
は、時計の精度は確保できるが、システム全体として非
常に複雑で高価であるとか、電波難聴地域では使用でき
ないと云った問題があり、更に、電話回線を使用して内
蔵時計を補正する上述した時計システムの場合も、シス
テム全体として非常に複雑で高価であり、また、電話回
線が無いと使用できないと云った問題があった。
In the case of the above-mentioned timepiece system in which the built-in timepiece is corrected on the basis of a standard frequency or a time signal, the accuracy of the timepiece can be ensured, but the system as a whole is very complicated and expensive, There is a problem that it cannot be used in a local area, and the above-mentioned clock system that corrects the built-in clock using a telephone line is also very complicated and expensive as a whole system. There was a problem that it could not be used.

【0006】従って本発明の技術的課題は、情報機器に
内蔵した時計を簡単な装置によって正確に監視及び補正
できるようにすることによって、情報機器に於ける時計
精度と時刻データの高信頼性を比較的低コストにて得ら
れるようにすることである。
Accordingly, a technical object of the present invention is to make it possible to accurately monitor and correct a clock incorporated in an information device by a simple device, thereby improving clock accuracy and high reliability of time data in the information device. That is, it can be obtained at a relatively low cost.

【0007】[0007]

【課題を解決するための手段】上記の技術的課題を解決
するために本発明で講じた手段は以下の如くである。
Means taken by the present invention to solve the above-mentioned technical problems are as follows.

【0008】内蔵したシステム時計の時刻情報を利用し
て各種のデータ処理を行うように構成した情報機器に於
いて、
In an information device configured to perform various data processing using time information of a built-in system clock,

【0009】(1) 高精度に構成したマスター時計
と、このマスター時計と上記システム時計の時刻を比較
する時計比較手段と、時計比較手段による比較の結果、
両時計の誤差が規定範囲内である場合に、システム時計
をマスター時計に合せて補正する時計再セット手段と、
同じく上記時計比較手段による比較の結果、両時計の誤
差が規定範囲を超えている場合、及び、上記マスター時
計とシステム時計の間に規定範囲内の誤差があるにも係
らず、時計再セット手段がシステム時計の再セットを行
わない場合に、時計補正用の警報を出力する再セット警
報手段とを備えて成ること。
(1) A master clock configured with high accuracy, clock comparing means for comparing the time of the master clock with the time of the system clock, and a result of comparison by the clock comparing means,
Clock reset means for correcting the system clock to match the master clock when the error between the two clocks is within a specified range;
Similarly, as a result of the comparison by the clock comparing means, when the error between the two clocks exceeds the specified range , and when the master
Even if there is an error within the specified range between the
The clock reset means resets the system clock.
And reset alarm means for outputting an alarm for clock correction in the case where the alarm is not known.

【0010】(2) 電源投入時及び一定時間間隔で、
時計比較手段による時刻の比較と、この時刻比較に基づ
くシステム時計の補正、又は、時計補正用警報の出力を
行うように構成すること。
(2) At power-on and at regular time intervals,
It is configured to compare the time by the clock comparing means and to correct the system clock based on the time comparison or to output a clock correction alarm.

【0011】[0011]

【作用】上記(1)(2)で述べた各手段は以下の如
く作用する。
The respective means described in the above (1) and (2) operate as follows.

【0012】上記(1)で述べた手段によれば、情報機
器に内蔵されているシステム時計の精度が悪くても、こ
れに別の高精度時計を追加してこれをマスター時計とす
ることにより、今迄単一であったシステム時計をマスタ
ー時計で監視してその狂いを補正したり、狂いが大きい
場合はいずれかの時計が暴走したものとみなして警報を
出力し、オペレータ等による確認と補正を可能にするた
め、時計データと時計精度の信頼性をマスター時計を追
加するだけの比較的簡単で低コストにて実施し得る手段
によって容易に実現することができる。
According to the means described in the above (1), even if the accuracy of the system clock built in the information equipment is poor, another high-precision clock can be added to this and used as a master clock. The system clock, which had been single until now, is monitored by the master clock to correct the deviation.If the deviation is large, it is considered that one of the clocks has gone out of control, and an alarm is output. In order to enable the correction, the reliability of the clock data and the clock accuracy can be easily realized by means that can be implemented relatively simply and at low cost simply by adding a master clock.

【0013】更に上記(1)で述べた手段によれば、マ
スター時計とシステム時計の間に規定範囲内の誤差があ
ることを時計比較手段が検知しているのに、時計再セッ
ト手 段がシステム時計をマスター時計に合せる再セット
処理を行わない場合には、CPU暴走とみなして直ちに
時計再セットの警報を出力するため、如何なる場合に於
いても時計精度と時刻データの高信頼性を確保すること
を可能にする
Further, according to the means described in the above (1),
There is an error within the specified range between the star clock and the system clock.
The clock comparison means detects that
Re-set to manual stage match the system clock to the master clock
If the processing is not performed, it is regarded as CPU runaway and immediately
In any case, the alarm for resetting the clock is output.
To ensure high clock accuracy and high reliability of time data
Enable .

【0014】上記(2)で述べた手段によれば、プログ
ラムに従って電源投入時、或は、一定時間間隔毎に、シ
ステム時計とマスター時計を自動的に比較し、且つ、狂
いがある場合はその補正、又は、警報出力を行うため、
情報機器の時計精度を常に確保して、時刻データの信頼
性をより高めることを可能にする。
According to the means described in the above (2), the system clock and the master clock are automatically compared when the power is turned on or at regular time intervals according to a program. To perform correction or alarm output,
It is possible to always secure the clock accuracy of information devices and to further enhance the reliability of time data.

【0015】以上の如くであるから、上記の手段によっ
て上述した技術的課題を解決して、前記従来の技術の問
題点を解消することができる。
[0015] As described above, the above-mentioned technical problems can be solved by the above-mentioned means, and the problems of the conventional technology can be solved.

【0016】[0016]

【実施例】以下に、上述した本発明に係る情報機器用デ
ュアル時計システムの好適な実施例を添付した図面と共
に詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the dual timepiece system for information equipment according to the present invention will be described below in detail with reference to the accompanying drawings.

【0017】図1は本発明に係る情報機器用デュアル時
計システムを明示した全体構成図、図2は本発明の電気
的構成を示したブロック図であって、図2に於いて、T
はパソコンとかタイムレコーダと云った情報機器の全体
を示し、また、1は情報機器Tに内蔵した制御部の中心
を構成するCPU、2はシステムプログラムを格納した
ROMと、各種のデータをファイルするRAMとによっ
て構成したメモリ、3は各種情報を入出力する時に使用
するキーボード、4は各種情報とか後述する警報を画面
表示するディスプレイ、5は各種情報及びデータ等を印
字出力するプリンタ、6はCPU1に接続する各種の周
辺装置、7は情報機器1の本体内に予め内蔵されている
システム時計、8は拡張ボードに追加された独自のマス
ター時計であって、このマスター時計8は上記のシステ
ム時計7よりも高精度に構成されている。
FIG. 1 is an overall configuration diagram clearly showing a dual timepiece system for information equipment according to the present invention, and FIG. 2 is a block diagram showing an electrical configuration of the present invention. In FIG.
Denotes an entire information device such as a personal computer or a time clock; 1 denotes a CPU constituting a center of a control unit built in the information device T; 2 denotes a ROM in which a system program is stored; and a RAM in which various data are filed. 3 is a keyboard used when inputting / outputting various information, 4 is a display for displaying various information or an alarm described later, 5 is a printer for printing out various information and data, and 6 is a CPU 1 Various peripheral devices to be connected, 7 is a system clock built in the main body of the information device 1 in advance, and 8 is a unique master clock added to the extension board. It is configured with higher precision than that.

【0018】上述した情報機器Tは、システム時計7か
ら発信される時刻データに基づいて各種のデータ処理を
行なう一方、CPU1はメモリ2のプログラムに従って
電源(図示せず)がONされた時、及び、一定時間間隔
でマスター時計8より時刻情報を受け取り、システム時
計7の誤差(狂い)を調整する一方、その誤差が規定範
囲(例えば10分)を超えている場合は、どちらかの時
計7又は8が暴走状態であるとみなして、時計補正のメ
ッセージをディスプレイ4に表示して、オペレータ等に
対して時計7及び8の再セットを促す仕組に成ってい
る。
The information device T performs various data processing based on time data transmitted from the system clock 7, while the CPU 1 turns on a power supply (not shown) according to a program in the memory 2, and When the time information is received from the master clock 8 at regular time intervals and the error (inconsistency) of the system clock 7 is adjusted, if the error exceeds a specified range (for example, 10 minutes), either of the clocks 7 or Assuming that the clock 8 is in a runaway state, a clock correction message is displayed on the display 4 to prompt an operator or the like to reset the clocks 7 and 8.

【0019】次に、上述した本発明による時計補正の処
理手順を、図3に記載したフローチャートに従って説明
する。
Next, the processing procedure of the clock correction according to the present invention will be described with reference to the flowchart shown in FIG.

【0020】始めのステップS1では現時点が時計確認
タイミングであるか否か、即ち、電源の投入時であるか
否か、或は、予め設定した時計確認時刻であるか否かが
判定され、YESの場合はステップS2に進んで時計デ
ータアクセスの処理に進み、NOの場合はステップS1
0に進んでパソコン又はタイムレコーダ等の通常処理が
実行される。
In the first step S1, it is determined whether or not the present time is the clock check timing, that is, whether or not the power is turned on, or whether or not it is the preset clock check time. If the answer is NO, the process proceeds to step S2, and the process proceeds to the clock data access process. If NO, the process proceeds to step S1
The routine proceeds to 0, where normal processing such as a personal computer or a time clock is executed.

【0021】次ぎのステップS3ではマスター時計8の
時刻が読出され、次いで、ステップS4に進んでシステ
ム時計7の時刻が読出されて、ステップS5で両時計
7,8の時刻が比較され、次のステップS6で両時計
7,8の誤差が規定範囲以内(例えば10分以内)であ
るか否かが判定されて、YES(規定範囲以内)の場合
はステップS7に進み、NOの場合(規定範囲を超えて
いる場合)はいずれかの時計7,8が暴走しているもの
とみなしてステップS11に進む。
In the next step S3, the time of the master clock 8 is read out. Then, the process proceeds to step S4, in which the time of the system clock 7 is read out. In step S5, the times of both clocks 7, 8 are compared. In step S6, it is determined whether or not the error between the two clocks 7, 8 is within a specified range (for example, within 10 minutes). If YES (within the specified range), the process proceeds to step S7; Is exceeded), it is considered that one of the clocks 7 and 8 is running away, and the process proceeds to step S11.

【0022】上述したステップS7では、マスター時計
8の時刻内容が改めて読出され、次いで、ステップS8
に進んでマスター時計8の時刻内容でシステム時計7の
誤差を補正した後、ステップS9の通常処理に進み、そ
の後再びステップS1に戻って上述した処理を繰返す仕
組に成っている。
In step S7 described above, the time content of the master clock 8 is read again, and then, in step S8
After correcting the error of the system clock 7 with the time content of the master clock 8 and proceeding to the normal process of step S9, the process returns to step S1 and repeats the above process.

【0023】一方、上述したステップS11では、マス
ター時計8又はシステム時計7の不良が判定され、次い
で、ステップS12に進んで再セット警報をディスプレ
イ4に表示出力した後、ステップS13に進んで情報機
器Tの処理動作を一時停止し、その後、ステップS14
でオペレータ等による各時計7,8の手動修正が成され
ると、再びステップS1に戻って上述した処理を繰返す
仕組に成っている。
On the other hand, in step S11 described above, it is determined that the master clock 8 or the system clock 7 is defective. Then, the flow proceeds to step S12, where a reset alarm is displayed on the display 4, and then the flow proceeds to step S13. The processing operation of T is suspended, and thereafter, step S14
When manual correction of each of the clocks 7 and 8 is performed by the operator or the like, the process returns to step S1 to repeat the above-described processing.

【0024】尚、上述した実施例では時計修正の警報を
ディスプレイ4に画面表示して知らせる仕組に成ってい
るが、上記の警報を発音装置(図示せず)を作動して知
らせるように構成してもよく、その選択は任意とする。
In the above-described embodiment, the alarm for correcting the clock is displayed on the screen of the display 4 to inform the user of the alarm. However, the alarm is activated by operating a sound generator (not shown). And the selection is optional.

【0025】また、本発明では上述したステップS6及
びS7が実行されて、マスター時計8とシステム時計7
との間に規定範囲内の誤差があることが明らかになって
いるにも係らず、ステップS8の時計補正処理は実行さ
れない場合は、CPU1の暴走とみなしてステップS1
2の処理、即ち、再セット警報の出力処理が実行され
て、オペレータ等にその旨知らせる仕組に成っている。
In the present invention, steps S6 and S7 described above are executed, and the master clock 8 and the system clock 7 are executed.
If the clock correction process in step S8 is not executed, although it is clear that there is an error within the specified range between the step S1 and
The process 2 is executed, that is, the reset alarm output process is executed, and a mechanism for notifying the operator or the like of the process is established.

【0026】[0026]

【発明の効果】以上述べた如く、本発明に係る情報機器
用デュアル時計システムによれば、高精度のマスター時
計を追加するだけで、情報機器に内蔵したシステム時計
の狂いを監視及び補正して、時計精度と時計データの高
信頼性を得ることができるものであって、構成が頗る簡
単で低コストにて実施できる点と相俟って、パソコンと
かタイムレコーダを始めとする各種情報機器に使用して
洵に好適なものである。
As described above, according to the dual clock system for information equipment according to the present invention, it is possible to monitor and correct the deviation of the system clock built in the information equipment only by adding a high-precision master clock. It can be used for various information devices, such as personal computers and time clocks, because it can achieve high clock accuracy and high reliability of clock data, and can be implemented at a very simple and low cost. It is suitable for Jun.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る情報機器用デュアル時計システム
を明示した全体構成図である。
FIG. 1 is an overall configuration diagram clearly showing a dual timepiece system for information equipment according to the present invention.

【図2】本発明の電気的構成を説明したブロック図であ
る。
FIG. 2 is a block diagram illustrating an electrical configuration of the present invention.

【図3】本発明による時計補正の処理手順を説明したフ
ローチャートである。
FIG. 3 is a flowchart illustrating a clock correction processing procedure according to the present invention.

【符号の説明】[Explanation of symbols]

T パソコンとかタイムレコーダ等の情報機
器 1 CPU 4 ディスプレイ 7 システム時計 8 マスター時計
T Information devices such as personal computers and time clocks 1 CPU 4 Display 7 System clock 8 Master clock

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G04G 3/00 G04G 5/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G04G 3/00 G04G 5/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 内蔵したシステム時計の時刻情報を利用
して各種のデータ処理を行うように構成した情報機器に
於いて、 高精度に構成したマスター時計と、このマスター時計と
上記システム時計の時刻を比較する時計比較手段と、時
計比較手段による比較の結果、両時計の誤差が規定範囲
内である場合に、システム時計をマスター時計に合せて
補正する時計再セット手段と、同じく上記時計比較手段
による比較の結果、両時計の誤差が規定範囲を超えてい
る場合、及び、上記マスター時計とシステム時計の間に
規定範囲内の誤差があるにも係らず、時計再セット手段
がシステム時計の再セットを行わない場合に、時計補正
用の警報を出力する再セット警報手段とを備えて成るこ
とを特徴とする情報機器用デュアル時計システム。
1. An information device configured to perform various data processing using time information of a built-in system clock, comprising: a master clock configured with high accuracy; a time of the master clock and a time of the system clock. And a clock resetting means for correcting the system clock to the master clock when the error between the two clocks is within a specified range as a result of the comparison by the clock comparing means.
As a result of the comparison, when the error between the two clocks exceeds the specified range , and between the master clock and the system clock
Clock resetting means despite the error within the specified range
A reset alarm means for outputting an alarm for clock correction when the system clock is not reset.
【請求項2】 電源投入時及び一定時間間隔で、時計比
較手段による時刻の比較と、この時刻比較に基づくシス
テム時計の補正、又は、時計補正用警報の出力を行うよ
うに構成したことを特徴とする請求項1記載の情報機器
用デュアル時計システム。
2. The system according to claim 1, wherein at power-on and at fixed time intervals, the clock comparison means compares the time and corrects the system clock based on the time comparison or outputs a clock correction alarm. The dual clock system for information equipment according to claim 1, wherein
JP13824194A 1994-05-27 1994-05-27 Dual clock system for information equipment Expired - Fee Related JP3294004B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13824194A JP3294004B2 (en) 1994-05-27 1994-05-27 Dual clock system for information equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13824194A JP3294004B2 (en) 1994-05-27 1994-05-27 Dual clock system for information equipment

Publications (2)

Publication Number Publication Date
JPH07318669A JPH07318669A (en) 1995-12-08
JP3294004B2 true JP3294004B2 (en) 2002-06-17

Family

ID=15217379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13824194A Expired - Fee Related JP3294004B2 (en) 1994-05-27 1994-05-27 Dual clock system for information equipment

Country Status (1)

Country Link
JP (1) JP3294004B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245503A (en) * 2001-02-15 2002-08-30 Max Co Ltd Time recorder device and control device
JP2007040881A (en) * 2005-08-04 2007-02-15 Fujitsu Ltd Information processor, reader writer, time correction program, and time correction method
JP5467529B2 (en) * 2010-11-12 2014-04-09 マックス株式会社 Time recorder device

Also Published As

Publication number Publication date
JPH07318669A (en) 1995-12-08

Similar Documents

Publication Publication Date Title
JP3294004B2 (en) Dual clock system for information equipment
JPH04329413A (en) Information processing method
JP3013868B2 (en) Memory volatilization prevention system for cordless telephone
JP3357564B2 (en) Time generator
JPH05165787A (en) Small-sized electronic appliance system
JP3436846B2 (en) Communication method with packet order information
JPH11296255A (en) Information processor
JP3130586B2 (en) Time generator
JPH11101883A (en) Automatic time correction method
JP2001337871A (en) Network system
JP2002216280A (en) Telemeter monitoring device
JPH11316294A (en) Clock provided with function adjusting time
JPH10341466A (en) Selective call radio receiver
JPH11122103A (en) Frequency correcting circuit
JP2001066385A (en) Measuring instrument with time correction function
JP3575347B2 (en) Time clock using radio clock
JPH07245789A (en) Remote operation controller
JPH113130A (en) Password control system
JPH06109877A (en) Time correcting mechanism for clock
JP2001075678A (en) Portable radio terminal and resetting method
JP2006031585A (en) Frequency correction method for reference clock
JPH06309062A (en) Terminal device with time adjusting function
JP2002022864A (en) Time information display and displaying method
JPH1049502A (en) Checking device
JPH04361193A (en) Correcting device for clock of facsimile

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees