JPS60107A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JPS60107A JPS60107A JP10718083A JP10718083A JPS60107A JP S60107 A JPS60107 A JP S60107A JP 10718083 A JP10718083 A JP 10718083A JP 10718083 A JP10718083 A JP 10718083A JP S60107 A JPS60107 A JP S60107A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- fet
- differential amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、例えばＭＯＳ ＦＥＴを用いだ差動アンプ
の改良に係るものである。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to an improvement of a differential amplifier using, for example, a MOS FET.
「背景技術とその問題点」
第１図において、１及び２は、互いのノースが共通接続
されたＭＯＳ ＦＥＴを示し、このＭＯＳ ＦＥＴ１及
び２の互いのゲートに差動的に入力信号源１１が接続さ
れており、ソース共通接続点に定ｔＥ流源１２が接続さ
れている。また、ドレイン及びゲートが共通接続された
ＭＯＳ ＦＥＴ６のソースが一方のＭＯＳ ＦＥＴ ２
のドレ゛インに接続されると共に、一方のＭＯＳ Ｉ？
ＥＴ２のドレインから出力端子１５が導出される。更に
、他方のＭＯ３ＦＥＴＩのドレインが電源端子１６に接
続される。"Background Art and its Problems" In FIG. 1, 1 and 2 indicate MOS FETs whose north ends are commonly connected, and an input signal source 11 is differentially connected to the gates of MOS FETs 1 and 2. A constant tE current source 12 is connected to the source common connection point. In addition, the source of MOS FET 6 whose drain and gate are commonly connected is connected to one MOS FET 2.
is connected to the drain of one MOS I?
An output terminal 15 is led out from the drain of ET2. Furthermore, the drain of the other MO3FETI is connected to the power supply terminal 16.
上述の差動アンプにおいて、利得をＡｖ、ＭＯＳＦＥＴ
２及びＭＯＳ ＦＥＴ ６の相互コンダクタンスをそ
れｅれｇｌｌ’ｌ”＋及びｇｒｎ６． ＭＯＳ ＦＥＴ
２のドレイン・ノース間抵抗をｒ２とすると、利得は
で示される。一般にＭＱＳ ＦＥＴの相互コンダクタン
スｇｍは、ドレイン電流をＩＤ、ゲート・ソース間電圧
を■Ｇｓ、チャンネル幅をＷ、チャンネル長をり。In the above differential amplifier, the gain is Av, MOSFET
2 and MOS FET 6.
If the drain-north resistance of 2 is r2, the gain is expressed as. Generally, the mutual conductance gm of an MQS FET is defined as: ID is the drain current, ■Gs is the voltage between the gate and source, W is the channel width, and is the channel length.
利得定斂をβｅｆｆとすると
で示される。また、ＭＱＳ ＦＥＴのドレイン・ノース
間電圧をＶＤＳ 、アーリー電圧をＶＡとするとＩＤ
で示される。ここで、アーリー電圧ＶＡは各ＭＯ３ＦＥ
Ｔに固有な値であシ、ＩＤは定電流である力・ら、ドレ
イン・ソース間抵抗ｒｄＯ値は、ドレイン−ソース間電
圧ＶＤＳの変化により変動することになる。Letting the gain constant be βeff, it is expressed as follows. Further, if the drain-north voltage of the MQS FET is VDS and the early voltage is VA, it is expressed as ID. Here, the early voltage VA is each MO3FE
Since T is a value specific to T, and ID is a constant current, the drain-source resistance rdO value changes with changes in the drain-source voltage VDS.
特に、相互コンダクタンスｇｌηを高くするため、チャ
ンネル長りを短かくすると、アーリー電圧７５；低くな
りドレイン・ノース間抵抗ｒｄが小さくなると共に、ド
レイーン・ソース間電圧ＶＤｓの変化による影響が大き
くなる。In particular, when the channel length is shortened in order to increase the mutual conductance glη, the Early voltage 75 becomes lower, the drain-north resistance rd becomes smaller, and the influence of changes in the drain-source voltage VDs increases.
第１図に示ず差動アンプの利得は、前述のように、ＭＱ
Ｓ ＦＥＴの相互コンダクタンスｇｌＴｌとＭＱＳ Ｆ
ＥＴ２のドレイン・ソース間抵抗ｒ２の値によるので、
ドレ・ｒン・ソース間抵抗ｒ２が入力信号に応じたドレ
イン・ソース間電圧ＶＤＳにより変化すると、アンプの
直線性が、、ｌｐ、 （なる問題点が生じる。The gain of the differential amplifier, which is not shown in Figure 1, is MQ
S FET transconductance glTl and MQS F
Because it depends on the value of the drain-source resistance r2 of ET2,
When the drain-to-source resistance r2 changes depending on the drain-to-source voltage VDS according to the input signal, a problem arises in which the linearity of the amplifier is changed to , lp, (.
史に、 ＭＱＳ Ｉｉ”Ｅ’ｌ’ ２のゲート・ドレイ
／間に存在する帰還答ｈ１のため高周波特性が悪い欠点
もあった。Historically, MQS Ii"E'l' 2 had the drawback of poor high frequency characteristics due to the feedback response h1 existing between the gate and drain.
［−発明の１，１的−１
この発明は、直線性が優れ、高周波特性の良好な差動ア
ンプの提供を目的とするものである。[-1, 1 of the invention-1 This invention aims to provide a differential amplifier with excellent linearity and good high frequency characteristics.
「発明の概要」
この発明は、第１及び第２のＦＥＴのゲートに差動的に
人力信）Ｊ源が接続されると共に、第１及びＩＳ ２
Ｌ７．） ＦＥＴのソースが共通接続され、このノース
共通接続点に定電流源が接続されだ差動アンプにおいて
、
この差動アンプに対する入力信号がそのゲートに加えら
れる第３のＦＥＴ及び第４０ＦＥＴからなる他の差動ア
ンプを設け、第１のＦＥＴのドレインに第５のＦＥＴの
ソースを接続すると共に、第２のＦＥＴのドレインに第
６のＦＥＴのソースを接続し、第５及び第６のＦＥＴの
ドレインを負荷を介して電源端子に接続し、第４のＦＥ
Ｔのドレインを第５のＦＥＴのゲートに接続すると共に
、第３のＦＥＴのドレインを第６のＦＥＴのゲートに接
続するようにしだ差動アンプである。"Summary of the Invention" This invention provides a method in which a human power input source is differentially connected to the gates of the first and second FETs, and the first and IS2
L7. ) A differential amplifier in which the sources of the FETs are commonly connected and a constant current source is connected to this common north connection point, consists of a third FET and a 40th FET to whose gates an input signal to the differential amplifier is applied. A differential amplifier is provided, and the source of the fifth FET is connected to the drain of the first FET, and the source of the sixth FET is connected to the drain of the second FET, and the source of the fifth FET is connected to the drain of the first FET. The drain is connected to the power supply terminal via the load, and the fourth FE
This is a differential amplifier in which the drain of T is connected to the gate of the fifth FET, and the drain of the third FET is connected to the gate of the sixth FET.
［一実施例］ この発明の一実施例について図面を参照して説明する。[One example] An embodiment of the invention will be described with reference to the drawings.
第２図において１及び２は互いのソースが共通接続され
たＭＱＳ ＦＥＴを示し、このＭＱＳ ＦＥＴ１及び２
の互いのゲートに差動的に入力信号源１１が接続されて
おり、ソース共通接続点に定電流源１２が接続され、差
動アンプが構成される。In FIG. 2, 1 and 2 indicate MQS FETs whose sources are commonly connected.
Input signal sources 11 are differentially connected to the gates of the two, and a constant current source 12 is connected to the common source connection point, thereby forming a differential amplifier.
また、入力信号源１１が差動的に夫々のゲートに接続さ
れたＭＯＳＦＥＴ７及びＭＱＳ ＦＥＴ８により、基準
の差動アンプが構成される。Further, a reference differential amplifier is configured by the MOSFET 7 and the MQS FET 8, each of which has its gate differentially connected to the input signal source 11.
つ−まり、ＭＱＳ ＦＥＴ７及びＭＱＳ ＦＥＴ８は互
いのソースが共通接続され、このＭＱＳ ＦＥＴ７及び
ＭＯＳＦＥＴ ８の各々のドレインと電源端子１７間に
ゲート及び１・し・ｒンが共通接続されたＭＱＳ ＦＥ
Ｔ９及びＭＯ８ＦＥ′ｒ１０が夫々挿入される。In other words, the MQS FET 7 and the MQS FET 8 have their sources connected in common, and the gates and 1.times.r.
T9 and MO8FE'r10 are inserted, respectively.
ＭＱＳ Ｆｌ■Ｔ１のドレインがＭＱＳ ＦＥＴ３のノ
ースに接続され、 Ｍ□Ｓ ＦＥＴ ３のゲートが基亭
差動ア／プのＭＱＳ Ｆｌシ′１゛７のドレインに接続
され、ＭＱＳ ＦＥＴ３のドレインがＭＱＳ Ｉ？ＥＴ
５のソースに接続され、その接ＵＬ点から出力端子１
４が導出される。ＭＯ５Ｉ？１！、′■゛５は、ゲート
どドレインが共通接続され、この共通接続点が電源端子
１６にグ続され負荷とさｔする。The drain of MQS FET 3 is connected to the north of MQS FET3, the gate of M□S FET 3 is connected to the drain of MQS Fl I? E.T.
5, and output terminal 1 from the connection UL point.
4 is derived. MO5I? 1! , '■'5 have their gates and drains commonly connected, and this common connection point is connected to the power supply terminal 16 to serve as a load.
他方のＭＱＳ ＦＥＴ２のドレインがＭＱＳ ＦＥＴ４
の７−スニ接！ｊｅ サレ、ＭＱＳ ＦＥ、Ｔ ４ ノ
ゲー） カＭＯ５Ｆｌ、ｌ；Ｔ８のドレ・［ンに接続さ
れ、ＭＱＳ ＦＥＴ ４のトレインがＭＱＳ Ｆｙ；ｑ
−６のソースに接続され、その接続点から出力端子１５
が導出される。ＭＱＳ ＦＥＴ６はゲートとドレインが
共通接続され、この共通接続点が電源端子１６に接続さ
れ、負荷とされる。The drain of the other MQS FET2 is MQS FET4
No. 7 - Suni contact! je Sale, MQS FE, T 4 Noge) is connected to the drain of T8, and the train of MQS FET 4 is connected to the drain of MQS Fy;
-6 source and output terminal 15 from that connection point.
is derived. The gate and drain of the MQS FET 6 are commonly connected, and this common connection point is connected to the power supply terminal 16 to serve as a load.
上述の構成を有するこの発明の一実施例において、入力
信号源１１よシ差動アンプの一方のＭＯＳＦＥＴ １の
ゲートに高いレベルの電圧が供給され、他方のＭＯＳＦ
ＥＴ２のゲートには差動的に低いレベルの電圧が供給さ
れると、ＭＯＳ ＦＥＴ １のドレイン（０点）におけ
る電圧が下がろうとし、またＭＯＳＦＥＴ ２のドレイ
ン（Ｄ点）における電圧が上がろうとする。In one embodiment of the present invention having the above-described configuration, a high level voltage is supplied to the gate of one MOSFET 1 of the differential amplifier as well as the input signal source 11, and the gate of the other MOSFET 1 is supplied with a high level voltage.
When a low level voltage is differentially supplied to the gate of ET2, the voltage at the drain of MOSFET 1 (point 0) tends to decrease, and the voltage at the drain of MOSFET 2 (point D) tends to increase. try to
一方、その時ＭＯ５ＦＥＴ ７及びＭＯＳ ＦＥＴ ８
から構成される基準差動アンプにおいて、 ＭＯＳ Ｆ
ＥＴ７のゲートには低いレベルの電圧が、 ＭＯＳ Ｆ
ＥＴ８のゲートには高いレベルの電圧がそれぞれ供給さ
れるので、 ＭＯＳ ＦＥＴ ７のドレイン（Ａ点）に
おける電圧は上がり、 ＭＯＳ ＦＥＴ ８のドレイン
（Ｂ点）における電圧は下がる。ＭＯＳ ＦＥＴ ７の
ドレインは、ノースがＭＯＳ ＦＥＴ １のドレインに
接続されたＭＯＳＦＥＴ ３のゲートに接続されている
ので、Ａ点における電圧が上がることによりＭＯＳ Ｆ
ＥＴ３のソース（０点）における電圧が上がろうとする
。また、ＭＯＳ ＦＥＴ ８のドレインにおける電圧が
下がることにより、ゲートがＢ点に接続されたＭＯＳ
ＦＥＴ４のノース（Ｄ点）における電圧が下がろうとす
る。On the other hand, at that time MO5FET 7 and MOS FET 8
In the reference differential amplifier composed of MOS F
A low level voltage is applied to the gate of ET7, MOS F
Since high level voltages are supplied to the gates of ET8, the voltage at the drain of MOS FET 7 (point A) increases and the voltage at the drain of MOS FET 8 (point B) decreases. Since the drain of MOS FET 7 is connected to the gate of MOSFET 3 whose north end is connected to the drain of MOS FET 1, the voltage at point A increases, causing the MOS FET to
The voltage at the source (0 point) of ET3 is about to rise. Also, as the voltage at the drain of MOS FET 8 decreases, the MOS whose gate is connected to point B
The voltage at the north of FET4 (point D) is about to drop.
このように、０点では、ＭＯＳ ＦＥＴ １を介された
信号電圧とＩｖｉＯ５ＦＥＴ ７及び３を介された信号
電圧とが打ち消し合い、信号電圧が現れない。同様にＤ
点では、Δ４０ＳＦＥＴ２を介された信号電圧とＭＯＳ
ＦＥＴ８及び４を介された信号電圧とが打ち消し合い、
信号電圧が現れない。したがって、入力信号を増幅する
差動アンプのＭＯＳ ＦＥＴＩ及び２のドレインソース
間電圧ＶＤＳは、入力信号によって変化せず、夫々のド
レイン・ソース間抵抗が人力信号のレベルによって変動
することを防止できる。In this manner, at the 0 point, the signal voltage passed through the MOS FET 1 and the signal voltage passed through the IviO5FETs 7 and 3 cancel each other out, and no signal voltage appears. Similarly D
At the point, the signal voltage passed through Δ40SFET2 and the MOS
The signal voltages passed through FETs 8 and 4 cancel each other out,
No signal voltage appears. Therefore, the drain-source voltage VDS of MOS FETI and 2 of the differential amplifier that amplifies the input signal does not change depending on the input signal, and it is possible to prevent the respective drain-source resistances from changing depending on the level of the human input signal.
第３図へに、ＭＯＳ ＦＥＴ ７及びＭＯＳ ＦＥＴ
８により構成される基準差動アンプの小信号等価回路を
示す。第３図に！＋’いて、ｇｍ’−ｇｌｎｌＯは、Ｍ
ＯＳ ＦＥＴ１〜１０のそれぞれの相互コンダクタンス
を示ず。To Figure 3, MOS FET 7 and MOS FET
8 shows a small-signal equivalent circuit of a reference differential amplifier configured by 8. In Figure 3! +' and gm'-glnlO is M
The mutual conductance of each of OS FETs 1 to 10 is not shown.
１、ｒ２．ｒ３．ｒ４．ｒ７．ｒ８は、ＭＯＳ ＦＥＴ
１ 、 ＭＯＳＦＥＴ ２ 、 ＭＯＳ ＦＥＴ ３
、 ＭＯＳ ＦＥＴ ４ 、 ＭＯＳ ＦＥＴ７ 、
ＭＯＳ Ｉ＝’ＥＴ ８のそれぞれのドレイン・ソー
ス間抵抗を示す。ｖａ 、 ｖｂ 、 ｖｃ 、 ｖｄ
は、第３図におけるＡ点、Ｂ点、０点、Ｄ点のそれぞれ
の信号電圧を示す。＋＋、ｉ３は、それぞれＭＯ５ＦＥ
ＴＩ及びＭＯＳ ＦＥＴ３のドレイン電流を示す。1, r2. r3. r4. r7. r8 is MOS FET
1, MOSFET 2, MOS FET 3
, MOS FET 4 , MOS FET 7 ,
Each drain-source resistance of MOS I='ET8 is shown. va, vb, vc, vd
3 shows the signal voltages at points A, B, 0, and D in FIG. ++, i3 are MO5FE respectively
The drain current of TI and MOS FET3 is shown.
第３図Ａより、Ａ点の電圧ｖａは、 であり、Ｂ点の電圧ｖｂは、 である。From Figure 3A, the voltage va at point A is: And the voltage vb at point B is It is.
第３図ＢにＭＯＳ ＦＥＴ １及びＭＯＳ ＦＥＴ ２
により構成される差動アンプの小信号等価回路を示す。MOS FET 1 and MOS FET 2 are shown in Figure 3B.
The small-signal equivalent circuit of a differential amplifier constructed by
等価回路より
（３） （、＋：）式より、ＭＯＳ ＦＥＴ １を流れ
るドレイン電流１１ｖｃ＝ｔ°＋１＋より
０点の電圧ｖｃが０となるのは、（う）０式よりｒＴ
〉ニー、上ｒ３ｇｍｌ ’３＞ ””’ ならばｇｍ！
＋ ２ ｇｍ５
↓ｒｌ ｒ：（ｇｌｌｌ＋ ＝土ｒ ｌｒ３ ｇ ｍ３
正−（：）２゛２ ｇｍ９
・°・ ｇｌ１１３ ≠ｇｍ９−・・・・・・・・■ｇ
ｍｌ ｇｍ７
ＭＯＳ ＦＥ′ｒ’の相互コンダクタンスは、で決まる
ので、０式より
の関係が成り立つとき、Ｃａに信号電圧力ニ現れず、ド
レイン・ソース間抵抗の影響を受けない。From the equivalent circuit (3) (, +:) From the equation (, +:), the drain current flowing through MOS FET 1 11vc = t° + 1+, the voltage vc at the 0 point becomes 0 because rT from the equation (U) 0
> Knee, upper r3gml '3>""' then gm!
+ 2 gm5 ↓rl r: (gllll+ = earth r lr3 g m3
Positive-(:)2゛2 gm9 ・°・ gl113 ≠gm9-・・・・・・・・・■g
Since the mutual conductance of ml gm7 MOS FE'r' is determined by, when the relationship from equation 0 holds, no signal voltage force appears on Ca, and it is not affected by the drain-source resistance.
同様に、Ｄ点の信号電圧ｖｄ力ＸＯとなるのは１呼ユよ
ロユ、、＝＝、０
ｇｍ２ ｇｍ８
の関係が成り立つ時で、この時Ｄ Ａに信号７５；現れ
ずドレイン・ソース間抵」九の影響を受けない。Similarly, the signal voltage vd at point D becomes the force XO when the following relationship holds: ==, 0 gm2 gm8, and at this time, the signal 75 does not appear at D A and the drain-source resistance ” Not affected by 9.
第４図にこの発明の他の実施ｆｉｌを示す。ｍｌ述の一
実施例においては、差動アンプを構成するＭＯ５ＦＥＴ
１及び２のソース共通接続７ａと基準差動アンプを構成
するＭＯ５ＦＥＴ７及び８のノース共通接続点とが、別
々の電流源に接続されると共に、異なる電源が用いられ
ているのに対し、第４図に示す他の実施例においては、
差動アンプ及び基準差動アンプとで共通の定電流源１２
及び電源が用いられている。′まだ、基準差動アンプの
負荷であるＭＯ５ＦＥＴ９及び１０のそれぞれのゲート
は共通接続され、その接続点に電源端子１８が接続され
、この電源端子に直流電圧が加えられる。FIG. 4 shows another embodiment of the invention. In one embodiment described in ml, a MO5FET that constitutes a differential amplifier
The source common connection 7a of MO5FETs 1 and 2 and the north common connection point of MO5FETs 7 and 8 constituting the reference differential amplifier are connected to separate current sources and different power supplies are used. In another embodiment shown in the figure:
Constant current source 12 common to the differential amplifier and reference differential amplifier
and power source are used. 'Still, the gates of MO5FETs 9 and 10, which are loads of the reference differential amplifier, are connected in common, and the power supply terminal 18 is connected to the connection point, and a DC voltage is applied to this power supply terminal.
前述の実施例においては、電源端子１７から供給される
直流電源を変化させることにより、あるいは、定電流源
１３を女化させることにより、Ａ点及び１３点の直流的
な電圧変化を生じさせ、出力のダイナミックレンジを変
化させることができる。In the embodiment described above, by changing the DC power supplied from the power supply terminal 17 or by feminizing the constant current source 13, DC-like voltage changes at points A and 13 are caused, The dynamic range of the output can be changed.
一方、他の実施例においては、電源端子１８から供給さ
れる直流電圧を変化させることにより、同様に、Ａ点及
び１３点の直流電位を変え、出力のダイナミックレンジ
を変化させることができる。On the other hand, in other embodiments, by changing the DC voltage supplied from the power supply terminal 18, the DC potentials at points A and 13 can be similarly changed, and the dynamic range of the output can be changed.
この発明の他の実施例において、ＭＯＳ ＦＥＴＩ 。In another embodiment of this invention, MOS FETI.
ＭＯ’Ｓ ＦＥＴ ２ 、 ＭＯＳ ＦＥＴ ７ 、
ＭＯＳ ＦＥＴ ８としてＬ（チャンネル長）及びＷ（
チャンネル幅）が互いに等しいものを用いると、
ｇｍｌ ” ｇｍ？ 、 ｇｍ２ ＝ ｇｍ８となり、
とすることにより、０点及びＤ点に信号電圧があられれ
ず、ＭＯＳ ＦＥＴ１及び２のドレイン・ソース間抵抗
の影響を受けないようにできる。MO'S FET 2, MOS FET 7,
As MOS FET 8, L (channel length) and W (
If we use channels with equal channel widths, gml ” gm?, gm2 = gm8,
By doing so, the signal voltage is not applied to the 0 point and the D point, so that the signal voltage is not affected by the drain-source resistance of the MOS FETs 1 and 2.
「応用例」
この発明は、単結晶シリコンを用いたＭＯＳ ＦＥＴの
みならずアモルファスシリコン、ポリシリコン。"Application Examples" This invention applies not only to MOS FETs using single crystal silicon, but also to amorphous silicon and polysilicon.
有機半導体を用いたＭＯＳ ＦＥＴにも同様に適用でき
る。まだ、この発明は、接合形ＦＥＴを用いた差動アン
プに対しても適用することができる。The present invention can be similarly applied to MOS FETs using organic semiconductors. However, the present invention can also be applied to a differential amplifier using a junction FET.
「発明の効果」
この発明に依れば、差動アンプにおいて、ドレイン・ノ
ース間抵抗が入力信号電圧によって変動することを防市
できるので、アンプの直線性を良好とすることができる
。まだ、この発明では、差一
動アンプの一方ＦＥ′ｒのドレインに信号電圧があられ
れないので、ドレインからゲートへ容量を介しての帰還
が生１ｖず、高周波特性を良好とすることができる。[Effects of the Invention] According to the present invention, in a differential amplifier, it is possible to prevent the resistance between the drain and the north from fluctuating depending on the input signal voltage, so that the linearity of the amplifier can be improved. Still, in this invention, since no signal voltage is applied to the drain of one FE'r of the differential amplifier, no feedback of 1 V occurs from the drain to the gate via the capacitance, and high frequency characteristics can be improved.
第１図は従来の差動アンプの接続図、第２図はこの発明
の一実施例を示す接続図、第３図はこの発明の−・実施
例の小信号等価回路を示す接続図、第４図はこの発明の
他の実施例を示す接続図である。
１〜１０・・・・・・・・ＭＯＳ ＦＥＴ 、 １１−
・・・・入力信号諒、１２．１３・・・・・・・・・定
電流源、１４．１５・・・−・・・−出力端子％１６．
１７・・・・・・・・・電源端子。
代理人 杉 浦 正 知
第１図
−３Fig. 1 is a connection diagram of a conventional differential amplifier, Fig. 2 is a connection diagram showing an embodiment of the present invention, Fig. 3 is a connection diagram showing a small signal equivalent circuit of the embodiment of the present invention, FIG. 4 is a connection diagram showing another embodiment of the present invention. 1 to 10 MOS FET, 11-
...Input signal level, 12.13... Constant current source, 14.15...--Output terminal %16.
17......Power terminal. Agent Masaaki Sugiura Figure 1-3
Claims (1)
接続されると共に、上記第１及び第２のＦＥＴのソース
が共通接続され、このソース共通接続点に定電流源が接
続された差動アンプにおいて上記第１０ＦＥＴと同相の
入力信号７５玉そのゲートに加えられる第３のＦＥＴと
、上記第２のＦＥＴと同相の入力信号がそのゲートに加
えられる第４のＦＥＴとからなる他の差動ア／ブを設け
、上言己第１のＦＥＴのドレインに第５０ＦＥＴのソー
スを接続すると共に、上記第２のＦＥＴのドレインに第
６のＦＥＴのノースを接続し、上記第５及び第６のＦＥ
Ｔのドレインを負荷を介して基準電位５屯に接続し、上
記第４のＦＥＴのドレインを上記第５０ＦＥＴのゲート
に接続すると共に、上記第３のＦＥＴのドレインを上記
第６のＦＥＴのゲートに接続するようにしたことを特徴
とする差動アンプ。An input signal source is differentially connected to the gates of the first and second FETs, and the sources of the first and second FETs are commonly connected, and a constant current source is connected to the source common connection point. In the differential amplifier, the input signal 75 in phase with the 10th FET is applied to its gate, and the fourth FET is applied to its gate. Another differential amplifier is provided, in which the source of the 50th FET is connected to the drain of the first FET, the north of the 6th FET is connected to the drain of the 2nd FET, and the 50th FET is connected to the drain of the 50th FET. and 6th FE
The drain of the T is connected to the reference potential 5T via a load, the drain of the fourth FET is connected to the gate of the 50th FET, and the drain of the third FET is connected to the gate of the sixth FET. A differential amplifier characterized by being connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10718083A JPS60107A (en) | 1983-06-15 | 1983-06-15 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10718083A JPS60107A (en) | 1983-06-15 | 1983-06-15 | Differential amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107A true JPS60107A (en) | 1985-01-05 |
Family
ID=14452493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10718083A Pending JPS60107A (en) | 1983-06-15 | 1983-06-15 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406219A (en) * | 1993-02-10 | 1995-04-11 | Brooktree Corporation | Differential-to-single-ended converter |
-
1983
- 1983-06-15 JP JP10718083A patent/JPS60107A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406219A (en) * | 1993-02-10 | 1995-04-11 | Brooktree Corporation | Differential-to-single-ended converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038607A (en) | Complementary field effect transistor amplifier | |
| JPS61232708A (en) | Balance type differential amplifier | |
| JP2665025B2 (en) | Amplifier circuit | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPH0616571B2 (en) | Current amplifier | |
| JPH0520924B2 (en) | ||
| JPS6119134B2 (en) | ||
| JPS60107A (en) | Differential amplifier | |
| JPH09130162A (en) | Current driver circuit with side current adjustment | |
| JPH02166814A (en) | Linear gain amplifier | |
| JPS59229909A (en) | Differential amplifier | |
| JPS6276907A (en) | Amplifier circuit | |
| JPH0521446B2 (en) | ||
| JPS6313203B2 (en) | ||
| JP2661530B2 (en) | Voltage-current converter | |
| JP2730489B2 (en) | Differential amplifier circuit | |
| JP2695891B2 (en) | Comparator circuit | |
| JPS603218A (en) | Transistor amplifier | |
| JPH02176811A (en) | Reference voltage generating circuit | |
| JPH02124609A (en) | Current mirror circuit | |
| JPS62230207A (en) | Differential amplifier employing n-type channel insulated gate field effect transistor | |
| JPH0239709A (en) | Differential amplifying circuit | |
| JPS61195415A (en) | Constant voltage power supply | |
| JPS6331123B2 (en) |