JP2695891B2 - Comparator circuit - Google Patents
Comparator circuitInfo
- Publication number
- JP2695891B2 JP2695891B2 JP850589A JP850589A JP2695891B2 JP 2695891 B2 JP2695891 B2 JP 2695891B2 JP 850589 A JP850589 A JP 850589A JP 850589 A JP850589 A JP 850589A JP 2695891 B2 JP2695891 B2 JP 2695891B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- voltage
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電解効果トランジスタ（以下、単にFETま
たはトランジスタという）を用いたコンパレータ回路に
係り、特に、Ｎチャネル型FETまたはＰチャネル型FETの
何れか一方の型のみを用いたコンパレータ回路の利得を
改善したもの関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a comparator circuit using a field-effect transistor (hereinafter, simply referred to as an FET or a transistor), and particularly to an N-channel FET or a P-channel FET. The present invention relates to an improved gain of a comparator circuit using only one type.
［従来の技術］ 第２図は従来のコンパレータ回路の基本構成例を示
す。[Prior Art] FIG. 2 shows a basic configuration example of a conventional comparator circuit.
トランジスタQ21とQ23とは同一特性にするため同一寸
法で形成される。また、これらトランジスタQ21とQ23と
で差動増幅器を形成するために、これらのソースは共通
接続されて定電流源用のトランジスタQ25のドレインに
接続される。トランジスタQ25のソースとゲートは短絡
されて電源電圧VSSに接続される。The transistor Q 21 and Q 23 are formed in the same size for the same characteristics. Further, in order to form a differential amplifier in the transistors Q 21 and Q 23, these sources are connected to the drain of the transistor Q 25 of the constant-current source connected in common. Source and gate of the transistor Q 25 is connected is short-circuited to the power supply voltage V SS.
また、トランジスタQ21,Q23のドレインは、それぞれ
能動負荷トランジスタQ22,Q24を介して電源電圧VDDに共
通接続される。The drains of the transistors Q 21 and Q 23 are commonly connected to the power supply voltage V DD via active load transistors Q 22 and Q 24 , respectively.
信号電圧V2inをトランジスタQ21のゲートに、参照電
圧V2refをトランジスタQ23のゲートにそれぞれ入力し、
トランジスタQ21のドレインより出力V2outを取り出すよ
うになっている。The signal voltage V 2 in the gate of the transistor Q 21, a reference voltage V 2 ref is input to the gate of the transistor Q 23,
It has become as from the drain of the transistor Q 21 taking out the output V 2 out.
従って、参照電圧V2refに比べ信号電圧V2inを大きく
すると、トランジスタQ21の方がトランジスタQ23に比べ
て、より多くの電流を流す方向に働き、能動負荷トラン
ジスタQ22に流れる電流が増加して出力電圧V2outが下が
る。Therefore, when the signal voltage V 2 in is made larger than the reference voltage V 2 ref, the transistor Q 21 works in a direction in which more current flows than the transistor Q 23, and the current flowing in the active load transistor Q 22 becomes smaller. The output voltage V 2 out decreases.
また、反対に参照電圧V2refに比べ信号電圧V2inを小
さくすると、トランジスタQ23の方がトランジスタQ21に
比べて、より多くの電流を流す方向に働き、能動負荷ト
ランジスタQ24に流れる電流が増加して出力電圧V2outが
上がる。On the other hand, when the signal voltage V 2 in is made smaller than the reference voltage V 2 ref, the transistor Q 23 works to flow more current than the transistor Q 21 and flows to the active load transistor Q 24 . The current increases and the output voltage V 2 out increases.
このため、本回路は差動増幅器の利得を高くすること
によって、コンパレータ動作を行う。Therefore, the present circuit performs a comparator operation by increasing the gain of the differential amplifier.
［発明が解決しようとする課題］ しかし、上述した構成の従来のコンパレータ回路で
は、参照電圧V2refに比べ信号電圧V2inを大きくした場
合、トランジスタQ21の電流の増加分だけQ23の電流が減
少するように動作する。即ちトランジスタQ23の電流の
減少は、トランジスタQ23が非飽和領域で作動している
ことから、トランジスタQ23のゲート−ソース間電圧Vgs
を減少させるように、トランジスタQ23とQ21のソース電
位V2sを上げる。[Problems to be Solved] However, in the conventional comparator circuit of the above-described configuration, when increasing the signal voltage V 2 in comparison with the reference voltage V 2 ref, by the increase in current of the transistor Q 21 of Q 23 It operates to reduce the current. That decrease in the current of the transistor Q 23, since the transistor Q 23 is operating in a non-saturation region, the gate of the transistor Q 23 - source voltage Vgs
So as to reduce the, increase the source potential V 2 s of the transistor Q 23 and Q 21.
つまり、参照電圧V2refに比べ信号電圧V2inを高めた
場合、トランジスタQ21のゲート−ソース間電圧Vgsの増
加量は、信号電圧V2inの増加量に対してトランジスタQ
23のVgsの減少分だけ減ることになる。That is, when the signal voltage V 2 in is higher than the reference voltage V 2 ref, the amount of increase in the gate-source voltage Vgs of the transistor Q 21 is larger than the amount of increase in the signal voltage V 2 in by the transistor Q 2.
It will be reduced by the decrease of 23 Vgs.
これは、トランジスタQ21とQ23とは特性が同一である
ため、トランジスタQ21のVgsの変化量は信号電圧V2inの
丁度半分に減少してしまうことを意味する。This is because the transistor Q 21 and Q 23 characteristics are the same, the amount of change in V gs of the transistor Q 21 means that decreases the just half of the signal voltage V 2in.
ここで、差動増幅器の第１次近似により、その原理を
説明する。信号電圧をΔV2inだけ変化させたとする。ト
ランジスタQ21,Q23のゲート−ソース間電圧の変化量を
ΔVgs21,ΔVgs23とし、ドレインソース間電流の変化量
をΔIds21,ΔIds23とする。トランジスタQ21とQ23は特
性が同じなので、相互コンダクタンスｇは同じである。
するとΔIds21は、ΔVgs21と相互コンダクタンスｇとの
積なり、ΔIds23はΔVgs23と相互コンダクタンスｇとの
積となる。Here, the principle will be described by a first-order approximation of the differential amplifier. It is assumed that the signal voltage is changed by ΔV 2in . The amounts of change in the gate-source voltages of the transistors Q 21 and Q 23 are ΔV gs21 and ΔV gs23, and the amounts of change in the drain-source current are ΔI ds21 and ΔI ds23 . Since the transistor Q 21 and Q 23 characteristics is the same, the transconductance g is the same.
Then ΔI ds21 is composed of the product of the ΔV gs21 and the mutual conductance g, ΔI ds23 is the product of the ΔV gs23 and the mutual conductance g.
ΔIds21＝ΔVgs21×ｇ ・・・（１） ΔIds23＝ΔVgs23×ｇ ・・・（２） また、この差動対の左右のトランジスタに流れる電流
の和は、定電流源であるトランジスタQ25のドレイン電
流に等しいので、左右のトランジスタに流れる電流の変
化の和はゼロとなる。すなわちΔIds21とΔIds23の和は
ゼロとなる。ΔI ds21 = ΔV gs21 × g (1) ΔI ds23 = ΔV gs23 × g (2) The sum of the currents flowing through the left and right transistors of this differential pair is determined by the transistor Q which is a constant current source. Since this is equal to 25 drain currents, the sum of the changes in the current flowing through the left and right transistors is zero. That is, the sum of ΔI ds21 and ΔI ds23 becomes zero.
ΔIds21＋Ids23＝０ ・・・（３） 更にトランジスタQ21,Q23のソース電位の変化量をΔV
2sとするとΔVgs21はΔV2inとΔV2sの和となり、ΔV
gs23はΔV2sとなる。ΔI ds21 + I ds23 = 0 (3) Further, the amount of change in the source potential of the transistors Q 21 and Q 23 is ΔV
If 2s , ΔV gs21 is the sum of ΔV 2in and ΔV 2s , and ΔV
gs23 becomes ΔV 2s .
ΔVgs21＝ΔV2in＋ΔV2s ・・・（４） ΔVgs23＝ΔV2s ・・・（５） これらの関係をΔVgs21とΔV2inの関係に整理する
と、ΔVgs21はΔV2in/2に等しいことがわかる。ΔV gs21 = ΔV 2in + ΔV 2s (4) ΔV gs23 = ΔV 2s (5) When these relationships are arranged into a relationship between ΔV gs21 and ΔV 2in , ΔV gs21 is equal to ΔV 2in / 2. Recognize.
即ち、（１）式と（２）式を（３）式に代入すると、 ΔVgs21×ｇ＋ΔVgs23×ｇ＝０ ・・・（６） 従って、ΔVgs23＝−ΔVgs21 ・・・（７） （５）式、（７）式から ΔV2s＝ΔVgs23＝−ΔVgs21 ・・・（８） （８）式を（４）式に代入すると、 ΔVgs21＝ΔV2in＝−ΔVgs21 ・・・（９） 従ってΔVgs21＝ΔV2in/2となる。That is, when the expressions (1) and (2) are substituted into the expression (3), ΔV gs21 × g + ΔV gs23 × g = 0 (6) Therefore, ΔV gs23 = −ΔV gs21 (7) ( From equations (5) and (7), ΔV 2s = ΔV gs23 = −ΔV gs21 ... (8) By substituting equation (8) into equation (4), ΔV gs21 = ΔV 2in = −ΔV gs21. 9) Therefore, ΔV gs21 = ΔV 2in / 2.
このため、本回路ではトランジスタQ21のスイッチ能
力を十分発揮できず、コンパレータ回路の利得が減少す
るという欠点があった。Therefore, in this circuit can not sufficiently exhibit the ability to switch the transistor Q 21, the gain of the comparator circuit has a drawback that decreases.
利得を向上させるためには、負荷抵抗を高めたり、ト
ランジスタの相互コンダクタンスを高めたりする方法が
ある。In order to improve the gain, there are methods of increasing the load resistance and increasing the transconductance of the transistor.
例えば負荷抵抗を高めるために、ピンチオフ電圧Vp＝
−2Vのトランジスタを使用したものもある（D.Meignant
et al.;“A High Performance 1.8GHz Strobed Compar
ator For A/D Converter",IEEE GaAs IC Sympo.Tech.Di
gest pp.66〜69,Oct.1983）。For example, to increase the load resistance, the pinch-off voltage Vp =
Some use −2V transistors (D. Meignant
et al .; “A High Performance 1.8GHz Strobed Compar
ator For A / D Converter ", IEEE GaAs IC Sympo.Tech.Di
gest. pp. 66-69, Oct. 1983).
しかし、差動型の増幅器を使用する限り、入力側のゲ
ート−ソース間電圧Vgsが入力により変動するのが避け
られないため、上述した欠点は本質的には改善できな
い。However, as long as a differential amplifier is used, the gate-source voltage Vgs on the input side is unavoidably fluctuated by the input, so that the above-described disadvantage cannot be essentially improved.
本発明の目的は、入力側のトランジスタのソース電圧
を入力によらず一定にすることによって、上述した従来
技術の欠点を解消して、参照電圧に比べ信号電圧が大き
くなった場合でも、入力側のトランジスタのゲート−ソ
ース間電圧が減少することなく、トランジスタのスイッ
チ特性を十分に発揮させて、大きな利得が得られるコン
パレータ回路を提供することにある。An object of the present invention is to solve the above-described drawbacks of the prior art by making the source voltage of the input-side transistor constant regardless of the input, so that even when the signal voltage becomes larger than the reference voltage, It is an object of the present invention to provide a comparator circuit which can sufficiently exhibit the switching characteristics of the transistor without decreasing the gate-source voltage of the transistor and obtain a large gain.
［課題を解決するための手段］ 本発明のコンパレータ回路は、ゲートに参照電圧が印
加される参照側トランジスタを有し、そのトランジスタ
のドレインを直接ないし低抵抗負荷を介して電圧源に、
ソースを電流源にそれぞれ接続して、上記ソースを出力
とするソースホロワ回路を構成する。[Means for Solving the Problems] A comparator circuit according to the present invention includes a reference transistor having a gate to which a reference voltage is applied, and a drain of the transistor is directly or through a low resistance load to a voltage source.
Sources are connected to current sources, respectively, to form a source follower circuit having the source as an output.
一方、ゲートに信号電圧が印加される入力側トランジ
スタを有し、そのトランジスタのドレインを能動負荷を
介して上記電圧源に、ソースを上記ソースホロワ回路の
出力にそれぞれ接続して、上記ドレインを出力とするシ
ングルエンド回路を構成する。On the other hand, an input-side transistor having a gate to which a signal voltage is applied has a drain connected to the voltage source via an active load, a source connected to the output of the source follower circuit, and a drain connected to the output. A single-ended circuit.
そして、上記参照側トランジスタの相互コンダクタン
スを上記入力側トランジスタよりも大きくするようにし
たものである。Further, the transconductance of the reference-side transistor is made larger than that of the input-side transistor.
［作用］ シングルエンド回路の入力側のトランジスタに加わる
信号電圧に変動があってソースホロワ回路の参照側トラ
ンジスタに流れる電流が変化しても、その出力インピー
ダンスが小さいため、このソースホロワ回路に接続され
ている入力側トランジスタのソースは電圧変動を伴わ
ず、そのソース電位には、常に参照電圧と等しい電圧が
現れる。[Operation] Even if the signal voltage applied to the transistor on the input side of the single-ended circuit fluctuates and the current flowing in the reference-side transistor of the source follower circuit changes, the output impedance is small, so that the source follower circuit is connected to the source follower circuit. The source of the input-side transistor is not accompanied by voltage fluctuation, and a voltage equal to the reference voltage always appears at the source potential.
従って、入力側トランジスタのソース電位の同相の変
化が小さくなるため、参照電圧に比べ信号電圧が高くな
った場合でも、入力側トランジスタのゲート−ソース間
電圧が減少することはなく、入力側トランジスタのスイ
ッチ特性が十分に発揮される。Therefore, since the in-phase change of the source potential of the input transistor becomes small, even if the signal voltage becomes higher than the reference voltage, the gate-source voltage of the input transistor does not decrease, and The switch characteristics are fully exhibited.
［実施例］ 以下、本発明の一実施例を第１図，第３図を用いて説
明する。Embodiment An embodiment of the present invention will be described below with reference to FIGS. 1 and 3.
第１図は本発明のコンパレータ回路の一例を示す。こ
こでは、コンパレータ回路を構成するトランジスタはＮ
チャネル型又はＰチャネル型の何れでもよい。FIG. 1 shows an example of the comparator circuit of the present invention. Here, the transistor constituting the comparator circuit is N
Any of a channel type and a P-channel type may be used.
ゲートに信号電圧V1inが入力される入力側トランジス
タQ11は、そのドレインが、ゲートとソース間を短絡し
た能動負荷トランジスタQ12を介して電源電圧VDDに接続
され、トランジスタQ11のドレインを出力端子とするシ
ングルエンド回路Ａを構成する。トランジスタQ11のソ
ースは後述するソースホロワ回路Ｂに接続される。Input-side transistor Q 11 to gate the signal voltage V 1 in is input, its drain is connected to the power supply voltage V DD via the active load transistor Q 12 which is short-circuited between the gate and the source, the drain of the transistor Q 11 Is used as an output terminal. The source of the transistor Q 11 is connected to the source follower circuit B will be described later.
ゲートに参照電圧V1refが入力される参照側トランジ
スタQ13は、そのドレインを直接上記電源VDDに接続する
と共に、そのソースに定電流源トランジスタQ14を接続
して、トランジスタQ13のソースを出力とするソースホ
ロワ回路Ｂを構成している。定電流源トランジスタQ14
はゲートとソース間が短絡され、短絡されたゲート，ソ
ースが電源電圧VSSに接続されている。Referring side transistor Q 13 to reference voltage V 1 ref is input to the gate is configured to connect the drain directly to the power V DD, by connecting the constant current source transistor Q 14 to the source, the source of the transistor Q 13 Are configured as a source follower circuit B which outputs the following. Constant current source transistor Q 14
It is short-circuited between the gate and the source, shorted gate, and a source connected to a power supply voltage V SS.
ソースホロワ回路Ｂを構成するために、参照電圧V
1refのゲート印加によりトランジスタQ13のドレイン電
流の値を、定電流源トランジスタQ14の値よりも大きく
設定して、トランジスタQ13にかかるソース・ドレイン
電圧が高く設定され、トランジスタQ13のＩ−Ｖ特性か
ら見ると飽和領域での動作（すなわちオーバードライ
ブ）がされるようにする。To configure the source follower circuit B, the reference voltage V
The value of the drain current of the transistor Q 13 by gate application of 1ref, set larger than the value of the constant current source transistor Q 14, the source-drain voltage across transistor Q 13 is set high, the transistor Q 13 I- From the viewpoint of the V characteristic, the operation (that is, overdrive) in the saturation region is performed.
従って、トランジスタQ13は非飽和領域ではなく、飽
和領域で動作することになる。なお、トランジスタQ13
が飽和領域で動作するのであれば、トランジスタQ13と
ドレインと電源電圧VDDとは、図示例のように直接接続
ではなく、これらの間に低抵抗を介在させてもよい。Thus, the transistor Q 13 is not a non-saturation region, it will operate in the saturation region. The transistor Q 13
If but to operate in the saturation region, and the transistor Q 13 and the drain and the source voltage V DD, rather than the direct connection as in the illustrated example, it may be interposed a low resistance between them.
上記シングルエンド回路Ａを構成するトランジスタQ
11のソースは、ソースホロワ回路Ｂの定電流源トランジ
スタQ14のドレインとトランジスタQ13のソースとの接続
点に接続される。The transistor Q constituting the single-ended circuit A
11 source is connected to a connection point between the constant current source drain of the transistor Q 14 and the source of the transistor Q 13 of the source follower circuit B.
上述したトランジスタQ11,Q12,Q13,Q14は全て同じ閾
値電圧Vtを持つように作られる。The above-mentioned transistors Q 11 , Q 12 , Q 13 , Q 14 are all made to have the same threshold voltage Vt.
また、シングルエンド回路Ａを構成するトランジスタ
Q11とQ12同士は同じゲート幅W1に、ソースホロワ回路Ｂ
を構成するトランジスタQ13とQ14同士も同じゲート幅W2
にそれぞれ設計されるが、W1に比べてW2は十分大きな値
にしてある。Also, a transistor constituting the single-ended circuit A
Q 11 and Q 12 each other in the same gate width W 1, the source follower circuit B
In the transistor Q 13 and Q 14 to each other also the same gate width W 2
To are designed respectively, W 2 as compared with W 1 is are the sufficiently large value.
このように、ソースホロワ回路ＢのトランジスタQ13,
Q14のゲート幅W2をシングルエンド回路Ｂよりも大きな
値にするのは、相互コンダクタンスを大きくしてソース
ホロワ回路Ｂの出力インピーダンスを小さくするためで
ある。Thus, the transistor Q 13 of the source follower circuit B,
To the gate width W 2 of Q 14 to a value greater than the single-ended circuit B is to reduce the output impedance of the source follower circuit B by increasing the transconductance.
さて、次に上述した構成の作用を説明する。 Now, the operation of the above configuration will be described.
トランジスタQ11のソース電位V1sよりも大きな信号電
圧V1inをゲートに印加すると、能動負荷トランジスタQ
12に比べてトランジスタQ11はオン状態となり、それま
で電源電圧VDD近くの値であった出力電圧V1outはV1sま
で低下する。When a signal voltage V 1 in larger than the source potential V 1 s of the transistor Q 11 is applied to the gate, the active load transistor Q
Transistor Q 11 compared to 12 is turned on, decreases to up to power supply voltage V DD output voltage V 1 out was near the value V 1 s it.
逆に、トランジスタQ11のソース電位V1sよりも小さな
信号電圧V1inがゲートに印加されると、能動負荷トラン
ジスタQ12に比べトランジスタQ11はオフ状態となり、出
力電圧V1outはほぼ電源電圧VDDまで上がる。Conversely, the source potential V 1 small signal voltage V 1 in than s of the transistor Q 11 is applied to the gate, the transistor Q 11 compared to active load transistor Q 12 is turned off, the output voltage V 1 out almost Power supply voltage rises to V DD .
即ち、トランジスタQ11とQ12とから成るシングルエン
ド回路ＡはV1sを参照電圧としてコンパレータ動作を行
う。That is, the single-ended circuit A including the transistors Q 11 and Q 12 Metropolitan performs comparator operates as a reference voltage V 1 s.
一方、トランジスタQ13とQ14とで構成されるソースホ
ロワ回路Ｂでは、ソースホロワ回路Ｂのトランジスタの
ゲート幅W2をシングルエンド回路Ａよりも大きな値にし
てあることにより、その出力インピーダンスはトランジ
スタQ11に比べて十分小さくなっているので、入力側の
トランジスタQ11がオン／オフ動作を行っても、そのソ
ース電位V1sは殆ど変化せず、参照電圧V1refとほぼ同じ
電位を保持する。On the other hand, the source follower circuit B composed of the transistors Q 13 and Q 14, by the gate width W 2 of the transistor of the source follower circuit B are to a larger value than the single-ended circuit A, the output impedance transistor Q 11 since sufficiently small as compared with, also the input-side transistor Q 11 is carried out on / off operation, the source potential V 1 s hardly changes, retains substantially the same potential as the reference voltage V 1 ref .
従って、参照電圧V1refに比べ信号電圧V1inを高めた
場合、トランジスタQ11のゲート−ソース間電圧Vgsの増
加量は、信号電圧V1inの増加量に対して減少することな
く、そのまま増加する。Therefore, when increasing the signal voltage V 1 in comparison with the reference voltage V 1 ref, the gate of the transistor Q 11 - increase in the source voltage Vgs without decreases with increase of the signal voltage V 1 in, Increase as it is.
このことは、トランジスタQ11のスイッチ能力が遺憾
なく発揮され、コンパレータ回路の利得を大幅に増加さ
せることを意味する。This switching capability of the transistor Q 11 is exhibited regrettable without means to significantly increase the gain of the comparator circuit.
第３図は、回路シミュレータによる本実施例の入出力
特性のシミュレーション例を示す。電源電圧VDD＝0V,V
SS＝5V,参照電圧V1ref＝−2Vを印加し、ゲート幅比W2/W
1＝５に設定している。FIG. 3 shows a simulation example of the input / output characteristics of the present embodiment by a circuit simulator. Power supply voltage V DD = 0V, V
Apply SS = 5V, reference voltage V 1 ref = −2V, and gate width ratio W 2 / W
1 = 5 is set.
全て同一のトランジスタを用いて構成した、同図中に
併せて示す従来の回路と比較すると、本実施例の回路の
方が利得が大きくなっていることが分かる。図によれ
ば、最大利得で従来回路に比べて約1.9倍大きな値が得
られており、理論通りの本質的な改善が認められた。It can be seen that the circuit of the present embodiment has a higher gain than the conventional circuit shown in FIG. According to the figure, the maximum gain is about 1.9 times larger than that of the conventional circuit, and an essential improvement as theoretically observed.
以上述べたように本実施例によれば、コンパレータ回
路を差動型のダブルエンド回路ではなく、シングルエン
ド回路Ａとソースホロワ回路Ｂとで構成して、シングル
エンド回路Ａの入力側のトランジスタQ11のソースをソ
ースホロワ回路Ｂに接続したので、入力側トランジスタ
のソース電位は信号電圧が変動しても、ほぼ一定とな
り、したがって、参照電圧V1refに比べ信号電圧V1inを
高めた場合でも、トランジスタQ11のゲート−ソース間
電圧Vgsは、信号電圧V1inの増加量に対して減少するこ
とがない。従って、トランジスタのスイッチ特性を十分
に発揮させて、大きな利得を得ることができる。According to the present embodiment as described above, rather than the double-ended circuit of the differential comparator circuit, single ended circuit constituted by A and source follower circuit B, the input side of the transistor Q 11 of the single-ended circuit A Is connected to the source follower circuit B, so that the source potential of the input-side transistor becomes almost constant even if the signal voltage fluctuates. Therefore, even when the signal voltage V 1 in is higher than the reference voltage V 1 ref, the gate of the transistor Q 11 - source voltage Vgs has never decreases with increase of the signal voltage V 1 in. Therefore, a large gain can be obtained by sufficiently exhibiting the switching characteristics of the transistor.
なお、上記した実施例ではソースホロワ回路を構成す
るトランジスタのゲート幅を大きくした場合を述べた
が、本発明はこれに限定されるものではなく、要するに
ソースホロワ回路の相互コンダクタンスを上げるための
手段であれば何れを用いることもできる。In the above-described embodiment, the case where the gate width of the transistor constituting the source follower circuit is increased is described. However, the present invention is not limited to this, and it is simply a means for increasing the mutual conductance of the source follower circuit. Any of them can be used.
［発明の効果］ 本発明によれば、信号電圧を参照電圧と比較する回路
をシングルエンド回路と、ソースホロワ回路とで構成し
て、シングルエンド回路の入力側トランジスタのソース
をソースホロワ回路に接続したので、信号電圧の変動時
に，ソース電位の同相の変化が小さくなり，トランジス
タのスイッチ特性を十分発揮することができ、利得の高
いコンパレータ回路を得ることができる。According to the present invention, a circuit for comparing a signal voltage with a reference voltage is constituted by a single-ended circuit and a source follower circuit, and the source of the input-side transistor of the single-ended circuit is connected to the source follower circuit. In addition, when the signal voltage fluctuates, the change in the in-phase of the source potential becomes small, the switching characteristics of the transistor can be sufficiently exhibited, and a comparator circuit having a high gain can be obtained.
第１図は本発明によるコンパレータ回路の一実施例を示
す回路図、第２図は従来例の回路図、第３図は本実施例
の入出力特性のシミュレーション例を従来例と共に示し
た説明図である。 Q11は入力側トランジスタ、Q12は能動負荷トランジス
タ、Q13は参照側トランジスタ、Q14は定電流源トランジ
スタ、Ａはシングルエンド回路、Ｂはソースホロワ回
路、VDDは電源、V1outは出力電圧である。FIG. 1 is a circuit diagram showing an embodiment of a comparator circuit according to the present invention, FIG. 2 is a circuit diagram of a conventional example, and FIG. 3 is an explanatory diagram showing a simulation example of input / output characteristics of the present embodiment together with the conventional example. It is. Q 11 is the input-side transistor, Q 12 is the active load transistors, Q 13 is the reference side transistor, Q 14 is a constant current source transistor, A is single-ended circuit, B is the source follower circuit, V DD is a power supply, V 1 out output Voltage.
Claims (1)
ンジスタを有し、そのトランジスタのドレインを直接な
いし低抵抗負荷を介して電圧源に、ソースを電流源にそ
れぞれ接続して、上記ソースを出力とするソースホロワ
回路を構成する一方、 ゲートに信号電圧が印加される入力側トランジスタを有
し、そのトランジスタのドレンインを能動負荷を介して
上記電圧源に、ソースを上記ソースホロワ回路の出力に
それぞれ接続して、上記ドレインを出力とするシングル
エンド回路を構成し、 上記参照側トランジスタの相互コンダクタンスを上記入
力側トランジスタよりも大きくした ことを特徴とするコンパレータ回路。1. A reference transistor having a gate to which a reference voltage is applied, the drain of which is connected to a voltage source via a direct or low-resistance load, and the source is connected to a current source. A source-follower circuit as an output is formed, and the transistor has an input-side transistor to which a signal voltage is applied to a gate. A single-ended circuit having the drain as an output, wherein the transconductance of the reference transistor is larger than that of the input transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP850589A JP2695891B2 (en) | 1989-01-19 | 1989-01-19 | Comparator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP850589A JP2695891B2 (en) | 1989-01-19 | 1989-01-19 | Comparator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02190021A JPH02190021A (en) | 1990-07-26 |
| JP2695891B2 true JP2695891B2 (en) | 1998-01-14 |
Family
ID=11694980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP850589A Expired - Fee Related JP2695891B2 (en) | 1989-01-19 | 1989-01-19 | Comparator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695891B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (en) * | 1998-11-19 | 2000-06-06 | Sony Corp | Multi-input differential amplifier circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008658B1 (en) * | 1991-01-12 | 1993-09-11 | 금성일렉트론 주식회사 | Voltage level detecting circuit |
-
1989
- 1989-01-19 JP JP850589A patent/JP2695891B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (en) * | 1998-11-19 | 2000-06-06 | Sony Corp | Multi-input differential amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02190021A (en) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602509A (en) | MOS operational transconductance amplifier using an adaptively-biased differential pair | |
| CA1205878A (en) | Current amplifying apparatus | |
| JP5798635B2 (en) | Current mirror and high compliance single stage amplifier | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPH03114305A (en) | Current mirror circuit | |
| KR950004709A (en) | MOS Differential Voltage-to-Current Conversion Circuit | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| CA1078469A (en) | Differential amplifier | |
| JPH03159410A (en) | Current mirror circuit | |
| KR920013881A (en) | CMOS Transconductance Amplifier with Floating Operating Point | |
| JP2705317B2 (en) | Operational amplifier | |
| JPS6119134B2 (en) | ||
| JP2695891B2 (en) | Comparator circuit | |
| Singh et al. | Design and Implementation of MOSFET Based Folded Cascode Current Mirror | |
| JPH09130162A (en) | Current driver circuit with side current adjustment | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH02124609A (en) | Current mirror circuit | |
| JPS61194906A (en) | Operational amplifier circuit | |
| JPH0257721B2 (en) | ||
| CN116366046B (en) | Field effect transistor control circuit and electronic equipment | |
| KR100384866B1 (en) | Folded Cascode Circuit for high speed data converter | |
| JPH08228115A (en) | Differential amplifier circuit | |
| JPH0218606A (en) | Constant current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |