JPS60103815A - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JPS60103815A
JPS60103815A JP58211896A JP21189683A JPS60103815A JP S60103815 A JPS60103815 A JP S60103815A JP 58211896 A JP58211896 A JP 58211896A JP 21189683 A JP21189683 A JP 21189683A JP S60103815 A JPS60103815 A JP S60103815A
Authority
JP
Japan
Prior art keywords
output
section
differential
amplifier
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58211896A
Other languages
Japanese (ja)
Inventor
Koji Oshita
浩司 大下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP58211896A priority Critical patent/JPS60103815A/en
Publication of JPS60103815A publication Critical patent/JPS60103815A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To extract two non-inverting and inverting outputs to the same input by constituting a bias generating section, a differential section and a couple of amplifier sections with CMOS circuits, applying one output of the differential section to one amplifier section and applying the other output of the differential section to the other amplifier section. CONSTITUTION:The 1st and 2nd amplifiers 20, 21 are provided to the differential section 13 and the 1st amplifier 20 consists of an N-channel transistor (TR)23 to which a power supply Vdd is fed via a P-channel TR22. Furthermore, the 2nd amplifier section 20 consists of an N-channel TR25 to which the power supply Vdd is fed via a P-channel TR24. Then the signals from differential output lines A and B of the differential section 13 is fed to each gate of the TRs 23 and 25. Phase compensation capacitors 28, 29 are connected respectively to the TRs 23 and 25, and a non-inverting output signal (+) and an inverting output signal (-) are extracted respectively from output terminals 26 and 27.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、CMO3集積回路で構成するようにした比
較器としても使用される演算増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an operational amplifier constructed of a CMO3 integrated circuit and also used as a comparator.

[発明の背廚技術およびその問題点コ CMO8集積回路で構成される演算増幅器は、通常量)
j端子が1個で構成される。このため同一の入力信号に
対して逆相にした2出力を取り出そうとする場合には、
2個の演算増幅器を組み合Uて使用する必要がある。し
たがって、このように2個の演算増幅器を使用したので
は、回路構成が複雑になるばかりでなく、使用される2
個の演算増幅器の諸特性を正確に一致させな【ノれば、
正逆の2相の特性が合わない状態となるものである。
[Technology behind the invention and its problems] The operational amplifier composed of CMO8 integrated circuits is a normal quantity)
Consists of one j terminal. Therefore, when trying to extract two outputs with opposite phases for the same input signal,
It is necessary to use a combination of two operational amplifiers. Therefore, using two operational amplifiers in this way not only complicates the circuit configuration, but also increases the number of operational amplifiers used.
If the characteristics of the operational amplifiers must be exactly matched,
This is a situation in which the characteristics of the two forward and reverse phases do not match.

[発明の目的コ この発明は上記のような点に鑑みなされたもので、0M
08回路で構成される1 i[!aの集積回路によって
、同一の入力信号によって正相および逆用の出力信号が
取り出せるようにする演算増幅器を提供しようとするも
のである。
[Purpose of the Invention This invention was made in view of the above points.
1 i[! composed of 08 circuits. It is an object of the present invention to provide an operational amplifier in which positive-phase and reverse-phase output signals can be obtained using the same input signal using the integrated circuit of (a).

[発明の概要コ すなわち、この発明に係る演算増幅器は、0M08回路
によってバイアス光生部、差動部と共に一対の増幅部を
構成し、上記差動部の一方の出力を上記一方の増幅部に
供給し、差動部の他方の出力を他方の増幅部に供給して
、同一人力に対して正4fJおよび逆相の2出力を取り
出づ−ようにしたものである。
[Summary of the Invention] In other words, the operational amplifier according to the present invention constitutes a pair of amplification sections together with a bias light generation section and a differential section using the 0M08 circuit, and supplies the output of one of the differential sections to the one amplification section. However, the other output of the differential section is supplied to the other amplifier section, so that two outputs of positive 4 fJ and reverse phase can be obtained for the same human power.

[発明の実施例コ 以下、図面を参照してこの発明の一実施例を説明する。[Embodiments of the invention] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図はその構成を示すもので、この演算増幅器は、0
MO8による集積回路によって構成されているものであ
る。この演算増幅器は、一対のPチャンネル1−ランジ
スタ11.12により構成される差動部13を備えるも
ので、この一対の1〜ランジスタ11.12のそれぞれ
グー1〜電極に接続される入力端子14.15には、そ
れぞれ正極性および負極性の入力信号(+) (−)を
供給する。また、このl〜ランジスタ11および12に
対lノては、定電流源16によってゲート制御されるバ
イアス発生部を構成するPチャンネル1−ランジスタ1
7を介して正の電源Vddを接続し、またNチャンネル
トランジスタ18および19をそれぞれ介して負の電源
Vssを接続する。そして、上記トランジスタ11およ
び12にそれぞれ接続される差動出力ラインAおよびB
から、それぞれ差動出力信号を取り出すようにしてなる
ものである。
Figure 1 shows its configuration, and this operational amplifier has 0
It is constituted by an integrated circuit using MO8. This operational amplifier includes a differential section 13 composed of a pair of P-channel transistors 11 and 11.12, and input terminals 14 connected to electrodes of the pair of transistors 1 and 11.12, respectively. .15 are supplied with input signals (+) and (-) of positive polarity and negative polarity, respectively. In addition, for the transistors 11 and 12, the P channel 1-transistor 1, which constitutes a bias generation section whose gate is controlled by the constant current source 16, is connected to the transistors 11 and 12.
A positive power supply Vdd is connected through 7, and a negative power supply Vss is connected through N-channel transistors 18 and 19, respectively. Differential output lines A and B are connected to the transistors 11 and 12, respectively.
A differential output signal is extracted from each of them.

このように構成される差動部13に対して、第1および
第2の増幅器20および21が設けられるもので、第1
の増幅器20はPチャンネルトランジスタ22を介して
電源Vddの供給されるNチャンネル1−ランジスタ2
3によって構成される。また、第2の増幅器20は、P
チャンネルトランジスタ24を介して電源Vddの供給
されるNチャンネル1〜ランジスタ25によって構成さ
れるもので、上記l・ランジスタ23.25のそれぞれ
ソース電極は電源VSSに接続してなる。そして、上記
差動部13の差動出力ラインAおよびBからの信号を上
記i〜ランジスタ23および25のそれぞれゲー1へ電
極に供給するしので、この1−ランジスタ23および2
5のそれぞれドレイン電極に接続される出力端子26お
にび27から、それぞれ正相の出力信号(+)および逆
相の出カイに号(−)を取り出すようにする。
The differential section 13 configured in this manner is provided with first and second amplifiers 20 and 21, and the first
The amplifier 20 is an N-channel transistor 1-transistor 2 which is supplied with a power supply Vdd via a P-channel transistor 22.
Consisting of 3. In addition, the second amplifier 20 has P
It is constituted by N channel 1 to transistor 25 which are supplied with power Vdd via channel transistor 24, and the source electrodes of each of the L transistors 23 and 25 are connected to power VSS. Then, the signals from the differential output lines A and B of the differential section 13 are supplied to the gate electrodes of the i-transistors 23 and 25, respectively.
A positive phase output signal (+) and a negative phase output signal (-) are taken out from the output terminals 26 and 27 connected to the drain electrodes of 5, respectively.

ここで、上記トランジスタ23および25のそれぞれド
レイン電極とグーミル電極との間には、それぞれ位相補
償用のキャパシタ28および29を接続する。
Here, phase compensation capacitors 28 and 29 are connected between the drain electrodes and Goomill electrodes of the transistors 23 and 25, respectively.

すなわち、入力端子14および15に対づる入ツノ信号
(+> (−)に対応して、差動部13の一方の差動出
力ラインBに出ノ〕信号が発生すると、第2の増幅器2
1のトランジスタ25がラインBからの信号によって動
作されるようになり、出力端子27から逆相出力が得ら
れるようになる。いま、(−)の入力端子15に負側、
(+)の入力端子14に正側の入力信号が入ノjされた
とすると、このときラインBは正側に持ち上げられ、こ
れによってトランジスタ25が強くオン状態に設定され
、出力端子17から負電圧が出力されるようになる。
That is, when an output signal is generated on one differential output line B of the differential section 13 in response to an input signal (+> (-)) to the input terminals 14 and 15, the second amplifier 2
The transistor 25 of No. 1 is now operated by the signal from the line B, and an opposite phase output is obtained from the output terminal 27. Now, the negative side is connected to the (-) input terminal 15,
If a positive input signal is input to the (+) input terminal 14, then the line B is raised to the positive side, which causes the transistor 25 to be strongly turned on, and a negative voltage is output from the output terminal 17. will now be output.

このような状態で、(−)の入力端子15に正向き、(
+)の入力端子14に負向きの方向となるように入力信
号の極性が変化するような状態となると、ラインBの電
位は徐々に負の方向に変化し、トランジスタ25は弱い
オンの状態となるように変化するものであるが、この状
態では出力端子17は負電圧の出力信号を発生している
。そして、入力端子14と15の入力信号レベルが同一
の状態となると、ラインBの電位はトランジスタ15の
オン状態の限界値となり、このトランジスタ15は極弱
いオン状態で出力端子27はグランド電位を出力するよ
うになる。
In this state, the (-) input terminal 15 is facing forward and the (
+) When the polarity of the input signal changes so that it goes in the negative direction at the input terminal 14, the potential of line B gradually changes in the negative direction, and the transistor 25 becomes weakly turned on. In this state, the output terminal 17 generates an output signal of negative voltage. Then, when the input signal levels of input terminals 14 and 15 become the same, the potential of line B becomes the limit value of the ON state of transistor 15, and this transistor 15 is in an extremely weak ON state, and the output terminal 27 outputs the ground potential. I come to do it.

そして、さらにこの入力信号の変化状態が進み、(−)
の入力端子15が正側どなって、(十)の入力端子14
が負側の状態となると、ラインBの電位は負の状態とな
り、1〜ランジスタ25はオフの状態となる。したがっ
て、出力端子27は正電圧の信号を出力するようになる
。このような状態から、さらに入力端子14.15に対
する入力信号の極性が反転するようになると、上記のよ
うな動作が逆の状態で進み、初期の状態に戻るものであ
る。
Then, the state of change of this input signal further progresses, and (-)
The input terminal 15 of (10) is on the positive side, and the input terminal 14 of (10) is the positive side.
When becomes negative, the potential of line B becomes negative, and transistors 1 to 25 are turned off. Therefore, the output terminal 27 outputs a positive voltage signal. If the polarity of the input signal to the input terminals 14, 15 is further reversed from this state, the above-described operation proceeds in the reverse state, and the initial state is returned.

すなわち、上記演算増幅器の出力端子27は、通常の演
算増幅器とは逆相の出力信号を発生ずるようになるもの
である。この場合、ラインAには上記ラインBとは逆の
極性の電位が、入力信号の極性状態に応じて発生するも
のであり、このラインAの電位によって制御されるトラ
ンジスタ23によって、他方の出力端子2Gからの出力
信号の極性が決定される。すなわち、この出力端子2G
からは、上記出力端子27からの出力信号とは逆の極性
の出力信号が得られるようになるもので、この出力端子
2Gからの出力信号の極性は、従来の演算増幅器の通富
の出力信号極性に対応する。
That is, the output terminal 27 of the operational amplifier generates an output signal having a phase opposite to that of a normal operational amplifier. In this case, a potential with a polarity opposite to that of line B is generated on line A depending on the polarity state of the input signal, and the transistor 23 controlled by the potential of line A generates a potential at the other output terminal. The polarity of the output signal from 2G is determined. In other words, this output terminal 2G
, an output signal with a polarity opposite to that of the output signal from the output terminal 27 can be obtained, and the polarity of the output signal from the output terminal 2G is the same as that of the conventional operational amplifier. Corresponds to polarity.

ここで、上記第1図の演算増幅器の回路から、キャパシ
タ28および29を除くように構成すれば、これはその
まま比較器として使用されるようになるものである。
If the operational amplifier circuit shown in FIG. 1 is configured to remove capacitors 28 and 29, it can be used as a comparator as is.

第2図はさらに他の実施例の回路を示すもので、差動部
13をNチャンネルトランジスタ31.32で構成し、
この1〜ランジスタ31.32のそれぞれゲート電極に
対して<+)および(−)の入力信号を結合させるよう
にする。そして、出力用のPヂ17ンネルトランジスタ
33.34を駆動するように構成し、出力端子35.3
Gから<+)および(−)の出力信号を取り出すように
したものである。ずなわら、第1図に示した実施例に対
して、Pチャンネル1−ランジスタとNチャンネル1−
ランジスタとを交換づる状態で構成することもできるも
のである。またこの回路に対して、第1図と同様の状態
、すなわちトランジスタ33および34と出力端子35
および36との間に、それぞれキャパシタを挿入して演
算増幅器を構成することもできるものである。
FIG. 2 shows a circuit of still another embodiment, in which the differential section 13 is composed of N-channel transistors 31 and 32,
<+) and (-) input signals are coupled to the gate electrodes of transistors 1 to 31 and 32, respectively. The output terminals 35.3 are configured to drive output P-channel transistors 33.34, and output terminals 35.3.
The <+) and (-) output signals are extracted from G. However, for the embodiment shown in FIG.
It is also possible to configure the structure in such a manner that the transistors can be replaced. Also, for this circuit, the same state as in FIG.
It is also possible to construct an operational amplifier by inserting a capacitor between each of them.

[発明の効果] 以上のようにこの発明によれば、極く簡単な回路のfv
I加によって、同一の゛入力信号に対して正相および逆
相の演算出力信号を発生さゼることのできる、例えば0
MO8を用いた1個の集積回路、すなわち1チツプ状態
の演算増幅器が得られるようになるものであり、各種制
御回路等を構成する場合に大きな効果を発揮することが
できるものである。
[Effect of the invention] As described above, according to this invention, fv of a very simple circuit
By adding I, it is possible to generate arithmetic output signals of positive phase and negative phase for the same input signal.
This makes it possible to obtain a single integrated circuit using MO8, that is, a single-chip operational amplifier, which can be highly effective when configuring various control circuits and the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1区はこの発明の一実施例に係る演算増幅器を示す回
路図、第2図はこの発明の他の実茄例を示す回路図であ
る。 11.12・・・Pチャンネル1〜ランジスタ、13・
・・差動部、14.15・・・入力端子、2o、21・
・・増幅部、23.24・・・Nチャンネル1〜ランジ
スタ、26.27・・・出力端子。 出願人代理人 弁理士 鈴江武彦
The first section is a circuit diagram showing an operational amplifier according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing another practical example of the present invention. 11.12...P channel 1~ransistor, 13.
...Differential section, 14.15...Input terminal, 2o, 21.
...Amplification section, 23.24...N channel 1 to transistor, 26.27...Output terminal. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】[Claims] 2つの入力信号の供給されるC M OS回路で構成さ
れる差動部と、この差動allからの一方の出力が供給
されるC M OS回路からなる第1の増幅部と、上記
差動部の他方の出力が供給される第2の増幅部とを具備
し、上記第1および第2の増幅部から、それぞれ正相お
よび逆相の出ノJ信号を取り出すようにしたことを特徴
とする演算増幅器。
a differential section made up of a CMOS circuit to which two input signals are supplied; a first amplification section made up of a CMOS circuit to which one output from the differential all is supplied; and a second amplifying section to which the output of the other of the two amplifying sections is supplied, and output J signals of normal phase and negative phase are extracted from the first and second amplifying sections, respectively. operational amplifier.
JP58211896A 1983-11-11 1983-11-11 Operational amplifier Pending JPS60103815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58211896A JPS60103815A (en) 1983-11-11 1983-11-11 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58211896A JPS60103815A (en) 1983-11-11 1983-11-11 Operational amplifier

Publications (1)

Publication Number Publication Date
JPS60103815A true JPS60103815A (en) 1985-06-08

Family

ID=16613432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58211896A Pending JPS60103815A (en) 1983-11-11 1983-11-11 Operational amplifier

Country Status (1)

Country Link
JP (1) JPS60103815A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60232709A (en) * 1984-05-03 1985-11-19 Nippon Denso Co Ltd Operational amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60232709A (en) * 1984-05-03 1985-11-19 Nippon Denso Co Ltd Operational amplifier
JPH0339405B2 (en) * 1984-05-03 1991-06-13 Nippon Denso Co

Similar Documents

Publication Publication Date Title
JPS58187015A (en) Switched capacitor circuit
JP2004523830A5 (en)
US4484148A (en) Current source frequency compensation for a CMOS amplifier
JP3739646B2 (en) Input buffer circuit
JPH09130162A (en) Current driver circuit with side current adjustment
JPS60103815A (en) Operational amplifier
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
JPS6458106A (en) Differential input stage, digital differential line receiver and operational amplifier
JPH07120905B2 (en) Bias voltage generator
US5394107A (en) Absolute value circuit
JPH0612856B2 (en) Amplifier circuit
JP2809932B2 (en) Input buffer circuit
KR20050073755A (en) Differential amplifier
JP2707667B2 (en) Comparison circuit
JP2540767B2 (en) Differential amplifier circuit
US20040145389A1 (en) High speed current mode NOR logic circuit
JPH03230617A (en) Semiconductor integrated circuit
JPS58182913A (en) Voltage comparing circuit
JP2731057B2 (en) comparator
JPH06268456A (en) Differential amplifier
JP2654507B2 (en) Voltage detection circuit
JP3510228B2 (en) Voltage comparison circuit
JP4988979B2 (en) Amplifier circuit
JP3108718B2 (en) Operational amplifier
SU1676065A1 (en) Operational amplifiers based on cmos transistors