JPS5988866A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はモノリシック集積回路にてなる飽和出力電圧検
出回路を有する固体撮像素子に関する。

近年、ＭＯＳ型やＣＣＤ等のシリコン集積回路技術を用
いた固体撮像素子が種々の用途に使われている。

第１図は上記固体撮像素子における入射光量対出力電圧
の一般的な特性を示す特性図である。

第１図においてｖ８ａｔは固体撮像素子内の各画素の電
荷蓄積容量で定まる飽和出力電圧である。

即ち入射光量が飽和光量Ｑｓａｔを超えると出力電圧が
ｖｓｌＬｔレベルでクランプされる。この際、”ｓａｔ
レベルに達した画素に蓄積された過剰電荷が他の画素に
流出する、いわゆるブルーミング現象を生ずるために、
良好な撮像が行えない。

一方、第１図中ｖＮは暗電流雑音及びス・（イク雑音等
による雑音出力電圧である。即ち入射光量がＱＮ以下に
なると出力電圧は雑音に埋もれ検出されない。従って良
好な出力′電圧を得るためには出力電圧が細音出力電圧
よシも十分に大きいこと、即ちＳ／Ｎ比が高いことが要
求される。

以上の理由によシ固体撮像素子では入射光量を飽和光量
Ｑｓａｔ以下に抑え、しかも雑音出力電圧ｖＮよりも十
分に大きな値にて出力電圧を取り出すことが必要である
。周知のように入射光量は受光面照度と光蓄積時間との
積で定寸る。従ってこの入射光景を制御する方法として
、光学絞り等を用いて受光面照度を制御する方法と、光
蓄積時間を制御する方法の二通りが考えられている。

一般にカメラの合焦伯月の検出宿を行う場合には後者の
方法が信号検出時間を短縮できるうえ、実時間測光が行
えるため好ましい。そこでこのような固体撮像索子にお
いて露光開始後の入射光量を積算し、適正光ＪＥａ　（
即ち適正測光出力電圧）に達した瞬間に露光を停止する
という実時間測光方式を行う場合、一般にｉｔ測光用フ
ォトダイオード等の受光素子を固体１鼓像素子内に設け
、この出力を積分してイｉＪだ測光出力電圧が、予め設
定した適正光量に対応した適正測光出力電圧レベルに等
しくなる壕で露光するという方法が用いられている。

しかしガから上記方法では固体撮像素子の全素子の入射
光量を平均して測光するため、固体撮像素子受光面での
照度分布が例えば第２図（ａ）に示されるように照度差
の激しい分布となっている場合、あるいは第２図６）に
示されるように照度差の少ない分布となっている場合と
では設定すべき適正測光出力電圧レベルが異なったもの
とならなくてはならない。即ち第２図（ａ）では全画素
の受光面照度の平均値下はそのピーク値工、に比べて低
くなるため、適正測光出力電圧レベルを低く設定してお
かないと、ピーク値付近で飽和光量Ｑ８□を超えてしま
うことになる。一方同図（ｂ）では全画素の受光面照度
の平均値■はそのピーク値■、とほぼ等しい。この場合
には適正測光出力電圧レベルが十分高くないとＳＡ比が
低下することに々る。

上記のような問題を解決するためには、固体撮像素子の
各画素の出力電圧のうち、いずれか一つが飽和出力電圧
に達した瞬間に露光停止するという手段を用いるのが良
い。

第３図はこのような手段にて露光制御を行う５− 固体撮像素子及びその周辺回路の一例を示す回路図で、
固体撮像素子にはｐチャネルＭＯ８型構成を用いた。な
お第３図以後第１０図までを通し、同一部分には同一符
号を付す。従って一度説明した部分の重複説明は行わな
いことにする。

第３図において１は固体撮像索子であシ、光電荷蓄積を
行うフォトダイオード２ｈ、２ｂ。

２ｃと、リセット入力端子３にリセットパルスφ８が加
わったときに前記フォトダイオード２ａ〜２ｃを電源電
圧−■に逆バイアスするリセットスイッチ４ａ　、４ｂ
　、４ｃと、読み出しノやルスによ多出力端子５＆、５
ｂｐ５ｃに各フォトダイオード２ａ〜２ｃからの出力電
圧を出力する読み出しスイッチ６ａ、６ｂ、６ｃとによ
って構成される画素が複数個配設されている。また、こ
の固体撮像素子１の外部には前記フォトダイオード２１
Ｌ〜２ｃのアノード電位と基準電圧ｖｒ１１ｆとを比較
するコン７（レータ７ａ、７ｂ。

７Ｃと、このコンパレータ７ａ〜７ｃの各出力を入力す
る０Ｒ）１″−）、！ｌ及びこのＯＲダートか　− らの出力によシ、詩、み出しパルスを発生する・平ルス
発生回路９とがそれぞれ接続されている。

上記構成の固体撮像素子及びその周辺回路において、今
リセット入力端子３に加わるリセットパルスφ８の立下
シによってリセットスイッチ４ａ〜４ｃは全て導通状態
とカシ、フォトダイオード２ａ〜２Ｃは電源電圧−■に
て逆バイアスされる。この結果、フォトダイオード２ａ
〜２ｃの各アノード上の電荷がリセットされる。

次に上記リセットパルスφ８の立上シによって前記リセ
ットスイッチ４ａ〜４Ｃは遮断状態となシ、各フォトダ
イオード２ａ〜２ｃで光電荷蓄積が開始される。さらに
フォトダイオード２ａ〜２Ｃのいずれかのアノード電圧
が基準電圧ｖｒａｆを超えるとコンパレータ７ａ〜７Ｃ
のいずれかの出力電圧が反転するため、Ｏｌｌ”−ト８
に接続されたモノマルチパイプレーク等からなるｉ４ル
ス発生回路９から読み出しパルスφ８が出力される。さ
らに、この読み出しパルスφ８が読み出しスイッチ６ａ
〜６Ｃのｆ−トに加わることによシ、これらスイッチ６
８〜６ｃを導通状態にする。この結果、各出力端子５ａ
〜５Ｃには前記フォトダイオード２ａ〜２Ｃの各アノー
ド電圧、即ち各画素の入射光量に応じた出力電圧Ｖ。ａ
−ｖｏｄが出力される訳である。

上記の例では基準電圧Ｖｒ、、を飽和電圧■８ａｔにほ
ぼ等しく設定しておくことにより、固体撮像素子１は最
も照度の高い光を受光した画素が飽和に達した瞬間に出
力電圧を出力するだめ、第２図（−）または同図（ｂ）
のいずれの照度分布に対しても、各画素は飽和光量を超
えることはなく最適な露光が可能となる。

しかしながら上記の如く構成された固体撮像素子及びそ
の周辺回路ではコンミ４レータ７ａ〜７Ｃが画素数と同
数だけ必要とカリ、回路が複雑になるため実用的でない
。またコンパレータ７ａ〜７ｃのバラツキにより測光の
精度が低下してしまうという問題もあった。

このような問題点を解決する手段として第４図に示すよ
う々回路が考えられている。

第４図に示す回路では複数のコンパレータ７ａ〜７ｃを
用いず、一つのコンミ４レータ１０にて、いずれかの画
素が飽和出力電圧に達したことを検知している。このた
め、新たに固体撮像素子１内に二つのＦＥＴからなるバ
ッファ１１＆。

１１ｂ、Ｉｌｃと、サンプリングスイッチ１２１Ｌ。

１２ｂ　、１２ｃ及びシフトレジスタ１３を配設する。

上記構成の回路において、フォトダイオード２ａ〜２Ｃ
の各アノード電圧はバッファＩｌａ〜ｌｌｅを介してサ
ンプリングスイッチ１２ｈ〜１２ｃの各ドレインに加わ
っている。このサンプリングスイッチ１２ａ〜１２ｃは
シフトレジスタ１３によシ順次走査され、前記フォトダ
イオード２ａ〜２ｃの各アノード電圧をコンパレータ１
４の入力部へ順次送出する。従って、いずれかの画素で
飽和出力電圧レベルに達し、且つそれがシフトレジスタ
１３によって走査されると読み出しノクルスφ８が発生
する。この結果、各画素の出力電圧が読み出される。

しかし力から、上記構成の回路ではシフトレジスタ１３
を用いて、各画素の出力電圧を一定周期毎にサンプリン
グしているため、ある画素が飽和に達してから、光電荷
蓄積が停止する寸で最大−走査周期だけ露光時間が延び
てし呻うという問題があった。

そこで上記のような問題点を解決する手段として第５図
に示す回路が考えられている。

第５図は第４図の固体撮像素子１内のサンプリングスイ
ッチ１２８〜１２Ｃ及びシフトレジスタ１３を廃し、そ
の代シに新たにダイオード１５ｈ〜１５ｃを配設してい
る。

第５図において、今リセット端子３にリセットパルスφ
８が加わると、フォトダイオード２８〜２Ｃで光電荷蓄
積が開始される。そのため、このフォトダイオード２ａ
〜２Ｃのアノード電圧はバッファｌｌａ〜Ｉｌｃを介し
て対応するダイオード１５ａ〜１５Ｃの各アノードに徐
々に加えられる。この時ダイオード１５ａ〜１５ｃの共
通カソード電圧ｖＫは次式で表わされる。

■に−ｖＭＡＸ＋ＶＴ−ＶＢ ここでｖＭＡｘはフォトダイオード２ａ〜２Ｃのアノー
ド電圧のうち最も太きｋもの、■、はバッファ１１ａ〜
Ｉｌｃでの降下電圧、■８はダイオード１５ａ〜１５ｃ
での順方向降下電圧をそれぞれ示している。従ってｖｒ
ｅｆを Ｖｒｏｆ＝■８＆ｔ＋ＶＴ−■８ に設定しておけば、最も照度の高い光を受光した画素が
飽和出力電圧ｖ８□に達しだ時、コンパレータ１４の出
力が反転し、各画素の出力′電圧が読み出−される。

上記構成の固体撮像素子では各画素の出力電圧のうちい
ずれか一つが飽和出力電圧レベルに達したｕ輪間を、バ
ッファ、ダイオードという非常に簡単な構成の回路を追
加するのみで検出可能としたため、極めて実用的である
。

しかしながら、このような構成の回路にてなる固体撮像
素子を従来のよりなｐチャネルＭＯ８゜ｎチャネルＭＯ
８−ｊたはＣＣＤ等の集積技術によシ製造するうえで以
下のような問題があった。

即ち、第５図で示したｐチャネルＭＯ８型固体撮像素子
のリセットスイッチ４ａとフォトダイオード２ａの構造
を例にとジ説明を行えば、これらりラットスイッチ４ａ
及びフォトダイオード２ａは第６図の断面構造から明ら
かなように、ｎ型シリコン基板１６（フォトダイオード
２ａのカソード）と、このｎ型シリコンノ、（・板１６
上に覆われた５ｉｎ２膜１７と、コノ５ｌｏ２膜１７の
下に形成されたｐ＋拡散層１８（リセットスイッチ４ａ
のドレイン）及びｐ＋拡散層１９（リセットスイッチ４
ａのソース及びフォトダイオード２ａのアノード）、Ａ
ｔ等からなるダート電極２０、ドレイン電極２１にて構
成されている。

つ″！１シリセットスイッチ４ａのソースとフォトダイ
オード２ａのアノードが共通で、フォトダイオード２ａ
のカソードはｎ型シリコン基板ということになる。従っ
てこのよりなＰ”　ｐ　ｎの二重構造の固体撮像素子上
にＦＥＴと数ｆ！１７のダイオードを同時に配設しよう
とすると、ダイオードのｐｎ接合におけるｎ型領域が、
この例ではｎ型シリコン基板１６内にしか得ることがで
きないため、ダイオードのカソードは全て共通となって
しまう。従って第５図に示す固体撮像素子１の回路はこ
のような二重構造の基板上に集積することができず、ダ
イオード部分のみをハイブリッドあるいはディスクリー
ト部品を用いた構成とするよ夕方法がなかった。

壕だＣＣＤでも基本的な断面構造は第６図と大差ないた
め、やはり同様の問題点を含んでいた。

従ってこの種の露出制御回路を含む固体撮像素子を低コ
ストにて提供するうえで大きな障害となっていた。

本発明はかかる問題点に基づきなされたものであシ、そ
の目的は固体撮像素子上における受光面のいかなる光分
布に対しても、いずれかの画素が飽和出力電圧レベルに
達したことを検出する飽和出力電圧検出回路を備えたこ
とにより、Ｓハ比の高い画像が得られる固体撮像素子を
モノリンツク集積回路にて製造することにより、大巾な
コストダウンの図れる固体撮像素子を提１３− 供するととにある。

本発明は上記目的を達成するため、光電荷蓄積を行う複
数の画素と、これら画素のうちいずれか一つが飽和出力
電圧に遅したことを検出する飽和出力電圧検出回路のダ
イオードとをそれぞれ電気的に独立した二つの領域内に
形成する如く、この二つの領域を異なる導電型領域の境
界面にて分割したことを特徴としている。

以下、第７図〜第９図を参照して本発明の第ゼラ像素子
の１画素を示す回路図である。

第７図において第５図と異なるのはリセットスイッチ２
２．読み出しスイッチ２３．バッファ２４を構成する各
ＦＥＴにｎチャネルＭＯ８−Ｆ’ＥＴを用いた点と、フ
ォトダイメート２５及びダイオード２６の極性を第５図
の例とは反転させて接続されている点である。従ってこ
の場合、１［Ｌ源電圧は正電圧■となる。

この第７図における回路の動作については第１４− ５図において説明を行ったものと極性を反転させるだけ
のことであるから詳述しないことにする。

第８図（、）　（ｂ）は第７図に示す回路（ただしリセ
ットスイッチ２２は不図示とする）をｎ型シリコン基板
を用いて集積した固体撮像素子の構造を示す図で、第８
図（、）は平面図、同図（ｂ）は前記平面図のＡ−Ａ断
面図である。

第８図（ｂ）において３０はｎ型シリコン基板、３１．
３２はＰウェル領域、３３〜３６はｎ＋拡散層、３７は
ｐ　拡散層、３８はｓ　ｉｏ２膜、３９〜４５はｋｔ等
の電極をそれぞれ示している。

また、第８図（ａ）において５０は読み出しスイッチ２
３のダート電極、５１．５２はバッファ２４を構成する
ＦＥＴの各ｆｆ−）％極、５３はフォトダイオード２５
のカソード、５４はダイオード２６のカソードをそれぞ
れ示している。

上記の如く構成された固体撮像素子において今、ｎ型シ
リコン基板を電源電圧Ｖに、Ｐウェル領域３１を接地電
位にしておくことにより、二つのＰウェル領域３１及び
３２は電気的には全く独立した領域とすることが可能で
ある。そこでＰウェル領域３１とｎ拡散Ｉｔ　３４　Ｋ
よるＰｎ結合でフォトダイオード２５を形成し、Ｐウェ
ル領域３２とｎ＋拡散層３６によるＰｎ結合でダイオー
ド２６を形成すれば、両者は独立して動作可能となる。

なおｐ＋拡散層３７は上記ダイオード２６のＰウェル領
域３２と電極４５とのコンタクトをとるために設けられ
ている。

このよう々二重構造のモノリシック集積回路　−は一般
的々ｃ　−ＭＯＳ　（相補形ＭＯ８）の製造プロセスに
て得ることが可能である。この製造プロセスを第９図に
示す。

以上に述べた第一の実施例によれば、固体撮像素子が導
電型の相異る領域の三重構造となっているだめ、数種の
ダイオードを同一基板上に集積することが可能である。

また第９図のよりなＣ−ＭＯ８製造プロセスは一般に歩
留シ向上のだめの各種研究がなされている。従って高い
品質の飽和電圧検出回路を有する固体撮像素子が製造可
能である。

第１０図（、）　（ｂ）及び第１１図は本発明の第二の
実施例を示す図であシ、第１０図（、）は第７図に示す
回路（ただしリセットスイッチ２４は不図示）をｐ型シ
リコン基板を用いて集積した固体撮像素子の構造を示す
平面図、同図（ｂ）はこの平面図のＢ−Ｂ断面図である
。

第１０図（ｂ）において６０はｐ型シリコン基板、６１
〜６４は？拡散層、６５は？ロンをドーピングしたポリ
シリコン、６６は５１０２膜、６７〜７３はＡｔ等の電
極をそれぞれ示している。

１だ第１０図（、）において第８図（＆）と異なるのは
ダイオード２６のアノード７４の部分である。

上記構成の第二の実施例である固体撮像素子は、従来の
二重構造に加え、ダイオード２６形成部分のＳｔＯ□膜
６６全６６してポリシリコンロ５を形成している。この
ポリシリコンロ５は？ロンをドーピングしているためｐ
型となる。

従ってこのポリシリコンロ５をダイオード２６のアノー
ド、ｎ＋拡散層６４をカソードとすることによシ、この
ダイオード２６がフォトダイオ１７− −ド２５のアノードであるｐ型基板６０とは独立して動
作可能となる。

第１１図に本実施例による固体撮像素子の製造工程を示
す。

第１１図におけるポリシリコンは５ｉＨ４（シラン）及
びＢ２Ｈ２（？ｚシランをＮ２あるいはＡｒ等のキャリ
アガスに混合し、６００〜９００℃で熱分解するＣＶＤ
　（気相成長）法によシトルできる。

上述した第二の実施例によればｎ　拡散層形成までの製
造工程は従来と同様である。従って極めて簡単な製造方
法の改良にて飽和電圧検出回路を有する固体撮像素子が
提供できる。

なお上記第一、第二の実施例ではｎチャネルＭＯ８−Ｆ
ＥＴを使った回路を例にとって説明したが、第８図、第
１０図の固体撮像素子にそれぞれｐ型シリコン基板、ｎ
型シリコン基板を用いれば同様の考えにてｐチャネルＭ
Ｏ８−ＦＫＴによる構成の回路、即ち第５図の回路を集
積することができることは明らかである。この際、第１
０１８−一 図（ｂ）のポリシリコンロ５にはリンをドーピングすれ
ば良く、Ｓｉ■■４（シラン）の熱分解によるＣＶＤ　
１１．’、にＰＨ４（ホスフィン）を加えることにより
形成できる。まだ、７ｊ？ロンドーグ、リンドープのい
ずれにおいても、ポリシリコンのＣＶＤ後にＡｒｔだは
Ｎ２等の不活性ガス中で９００℃〜１０００℃で５分〜
３０分程度のアニールを施すことによシ良好なｐｎｍｎ
ｍ合金性ることができる。

以上述べたように本発明によればＳ／Ｎ比の高い画像を
得るために、固体撮像素子上におけるいかなる光分布に
対しても、いずれかの画素が飽和出力電圧レベルに達し
たことを検出する飽和出力′電圧検出回路を内部に備え
、この回路からの検出信号によって露出時間を制御可能
とした固体撮像素子を低コストのモノリシック集積回路
にて揚供できる。

【図面の簡単な説明】

第１図は固体撮像素子の入射光量対出力電圧の一般的特
性を示す特性図、第２図（、）　（ｂ）は受光面素子列
対受光面照度の例を示す図で同図（ａ）は照度差が大き
い場合を示す図、同図（ｂ）は同小さい場合を示す図、
第３図はＳ／Ｎ比の向上のため固体撮像素子に露光制御
を行う周辺回路を接続した従来例を示す回路図、第４図
は第３図の欠点を改良し固体撮像素子に飽和電圧検出回
路を設けた従来例を示す回路図、第５図は第：３図で化
４図の欠点を改良するため既に提案されている飽和出力
電圧検出回路伺き固体撮像素子及びその周辺回路を示す
［［］１路回路第６図は第５図で示す回路の一部を一般
的なＭＯＳ　構造にて構成した固体撮像素子の断面図、
第７図〜第９図は本発明の第一の実施例を示す図１で、
第７図に第５図に示すｐチャネルＭＯ８−ＦＦ２Ｔをｎ
チャネルＭＯ３−ＦＥＴ　Ｋ　ｆ；！？き換えた場合の
回路図、第８図（、）　（ｂ）は第７図の回路の主要部
をｎ型シリコン基板を用いて集積した固体撮像素子の構
造を示す図で、第８図（、）は平面図、同図価）は前記
平面図のＡ−Ａ断面図、第９図は第８図に示す固体撮像
素子の製造工程を示す工程図、第１０図及び第１１図は
本発明のｆｆ１Ｔ二の実施例を示す図で、ｅｒ”；　１
０図（ａ）は第７図に示す回路の主要部をｐ型シリコン
基板を用いて集積した固体■吊代素子の構造を示す平面
図、同図（ｂ）はこの平面図のＢ−Ｂ　１２１面図、第
１１図は第１０図に示す固体撮像素子の製造工程を示す
工程図である。 １・・・固体（１）像素子、２ａ〜２ｃ、２５・・・フ
ォトダイオード、４ａ〜４ｃ、２２・・・リセッＩ・ス
イッチ、６ａ〜６ｃ、２３・・・読み出しスイッチ、７
ａ〜７ｃ　、　１０　、１４＝・コンツクレータ、１１
ａ〜１１　ｃ　、　２４−バッファ、１２ａ〜１２Ｃ・
・・ザンゾリングスイノチ、１５ａ〜１５ｃ、２６・・
・ダイオード、１６，３θ・・・ｎ型シリコン基板、１
７．３８．６６・・・５ＩＯ２膜、１Ｂ、１９．３７・
・・ｐ＋拡散Ｒ′、２０，５０，５１．５２・・・ダー
ト１（・１；（イ：；、２１・・・ドレイン電極、３１
ｒ　３２・・・Ｐウェル領域、３３〜３６．６１〜６４
・・・ｎ　拡散層、３９〜４５．６７＝７３・・・電極
、５３゜５４・・・カソード、６０・・・ｐ型シリコン
基板、６５・・・ポリシリコン、７４・・・アノード。 ２１− 第１図 第２図 （ａ） 第７図 ｖｏ 第９図 第１０図 ３０１− 第１１図 手続補正書 昭和　艷９・月”ｌｉ ′］１１許ｊ−）長官　　　若　杉　　和　　夫　　殿
１、・１ｒ件の表示 特願昭５７　１９８ｆｉ６５号 ２　発明の名称 固体撮像素子 ７３　　捕１１÷夕すると 事件との関係　　特許出願人 ト１１′Ｉ、（（１３７）　　ｇ　リンハ；Ｉｔ学ｌ’
、’ｉ”：″株式会ｉ’１４代叩人 ５゜自発補正 （ｊ　補ｉＥの利子 明細書、図面 ７補正の内容 （１）　明細書第１３頁第４行の「集積」を「集積」と
訂正する。 （２）図面第３図を別紙のとおり訂正する。

Claims (3)

【特許請求の範囲】
1. （１）光電荷蓄積を行う光電荷蓄積素子ととの光電荷蓄
   積素子に蓄積された電荷をリセットするリセットスイッ
   チと前記光電荷蓄積素子上の電荷によ多発生する出力電
   圧を外部に送出する読み出しスイッチとによ多構成され
   る複数の画素と、これらの画素のいずれかの前記出力電
   圧が前記光電荷蓄積素子の飽和出力電圧に達したことを
   検出する如く各画素に対応した複数のダイオードによ多
   構成される飽和出力電圧検出回路とからなる固体撮像素
   子において、前記画素を形成する第一の領域と、前記ダ
   イオ−ｒを形成する第二の領域とがそれぞれ電気的に独
   立する如く異なる導電型領域の境界面にて分割されてい
   ることを特徴とする固体撮像素子。
2. （２）第一の領域は第一導電型である基板と、この基板
   中に形成された第二導電型である第一の層と、この第一
   の層中に形成された第一導電型である第二の層とからた
   り、第二の領域は前記基板中に形成された第二導電型で
   ある第三の層と、この第三の層中に形成された第一導電
   型である第四の層と、前記第三の層中に形成された第二
   導電型である第五の層とからなることを特徴とする特許
   請求の範囲第（１）項記載の固体撮像素子。
3. （３）第一の領域は第一導電型である基板と、この基板
   中に形成された第二導電型である第二の層とからなシ、
   第二の領域は前記基板中に形成された第二導電型である
   第三の層と、この第三の層を介して前記基板とは隔離さ
   れた位置に形成された第一導電型である第四の層とから
   なることを特徴とする特許請求の範囲第（１）項記載の
   固体撮像素子。