JPS5987379A - 装置内の回路を試験するための装置 - Google Patents

装置内の回路を試験するための装置

Info

Publication number
JPS5987379A
JPS5987379A JP58179077A JP17907783A JPS5987379A JP S5987379 A JPS5987379 A JP S5987379A JP 58179077 A JP58179077 A JP 58179077A JP 17907783 A JP17907783 A JP 17907783A JP S5987379 A JPS5987379 A JP S5987379A
Authority
JP
Japan
Prior art keywords
output
signal
frequency
test
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58179077A
Other languages
English (en)
Other versions
JPH0354356B2 (ja
Inventor
ジヨゼフ・エイ・マギ−
バリ−・エフ・ヴイレンスキイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of JPS5987379A publication Critical patent/JPS5987379A/ja
Publication of JPH0354356B2 publication Critical patent/JPH0354356B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の技術分野〕 本発明は、試験用電子回路に関するものであり、更に詳
しくいえば、時間依存関数を発生するだめの試験設備の
ような設備内の自己試験回路に関するものである。
〔従来技術〕
陰極線管(CRT)型表示器が、たとえば航空機用表示
装置において用いられる主なマン・マシン・インターフ
ェイスとなりつつある1、装置の保守の際に試験を行う
と費用がかかりすぎ、面倒で、時間がかかる。航行装置
、飛行制御装置および兵器管制装置においては直視型(
すなわち、ヘッド・ダウン’) CRT表示器とヘッド
・アップ型CRT表示器が用いられる。それらの表示器
は、今日の多くの航空計器パネルを構成する多数の電気
機械的な表示器、計器、ゲージおよびダイヤルの代りと
して、そして機能を高めるために、ますます用いられる
ようになってきている。この傾向が高塘り、そルにつれ
てデータ処理とコンピュータ援用が改良されるにつれて
操縦士とその他の乗組員はシステム・マネジャーになっ
てきた。そのために航空機の乗組員は決まりきった監視
業務から解放され、CRT上に適切に表示される重要な
業務に多くの時間を割くことができるようになった。そ
の他に、それらの表示器を用いることによりハードウェ
アが簡単となり、ハードウェアが共通となり、信頼度が
高くなり、保守が容易となるというような利点が得られ
る。それらの表示器が多数使用されるようになるにつれ
て試験を確実、迅速かつ完全に行う必要が高まってきて
いる。
直視型CRT表示器(ヘッド・ダウン表示器)はテレビ
ジョン型表示器であって、航空機のコントロールパネル
(風防ガラスの下側)と後部根室に設置される。この種
の表示器は拡散された、平行でない光の像を発生する。
その光像は直線座標(すなわち、水平と垂直)で描くこ
とができる。
それらの表示器は各種の情報源からとり出した検出情報
を処理する。それらの情報源にはレーダ、TV右カメラ
赤外線検出装置、および電子的に発生される図形および
英数字の航空機状態情報が含まれる。そのようにして得
られた表示はラスタ走査、ランダム走査(すなわち、ス
トローク)またはそれらの走査の組合せとして呈示でき
る。
上記の検出情報源から得た画像を適切に再生し、生じた
諸問題の原因を決するためにそれらの表示器の性能を評
価するためには、少くとも次のようなパラメータを試験
する必要がある。
フォト・オプチカルな応答 輝度 ラスタ・モードにおける領域 ストローク・モードにおける線 コントラスト ラスタ・モードにおける灰色の1会 ストローク・モードにおける反射光に対する相対的なも
の 色 ラスタ・モードとストローク・モードに対する色相(光
学的な周波数応答)および彩度(飽和度) ビーム透過型CRTの場合の4色(赤、黄、橙、緑) シャドウマスク型CRTの場合の8色またはそれ以」二
の色 解像力 ラスタ・モードにおいて、 水平解像力(走査線の方向)はビデオ・チャネルとCR
Tの特性(TV線または線対)を含み、垂直解像力(走
査線に垂直)は線の幅と間隔(高さ当りの線の数)を含
む。
ストローク・モードにおいて、 線幅測定 直交性と中心 直線性−ラスタ・モードとストローク・モードに対する
全直線性およびi (differential)直線
性 キャラクタ−ストローク・モードにおける忠実度 位置合わせ一ストロークとラスタが混った表示モードに
あ・ける記号位置の市なり合い電子回路の応答 同期および映r象分離(複合映像モードにおいて) 振幅 ラスタ・モードとストローク・モードにおける映像 ストローク・モードと分離されたH、’vプラスタモー
ドにおける偏向 書込み速度(ストローク・モードにおける)走査の一!
(ラスタ・モードにおける)スリュ一時間および整定時
間(ラスタ・モードとストローク・モードにおいて) 帯域幅 ラスタ・モードにおける映像チャネル ストローク・モードにおける偏向チャネルヘッドアップ
表示器(THUD)は、電子的に発生された映像を実在
の光景に組合わせるだめの電子−光学的な装置である。
無限遠に焦点を合わせられた映像を発生するために、平
行光線で映像を投写するようにして)IUDは配置させ
られる。目標の検出、識別、追跡、着陸の誘導を行って
、配置位置の確度を高めるためには、実在の光景に映像
を重ね合わせることが必要である。平行光線により発生
される映像の性質のために、表示される映像は角座標(
方位と高度)で表される。それらの種類の表示器は先に
述べたような類似の検出データの処理も行う。初期のI
(UDはストローク型記号フォーマットを主として利用
していた。現在開発されている航空機用表示装置は現在
のストローク様式をラスタ走査様式に組合わせるもので
あって、ストローク・モードだけで動作することもでき
れば、重畳されたストローク記号に組合わされたラスタ
・モードで動作することもできる。
入力検出情報を適切に再現するためにそれらの表示器を
評価するには、先に述べた全てのパラメータをコントラ
スト(実在の光景の映像に対する)並びに位置測定値(
高度と方位角)の差で試験する必要がある。
航空用電子技術においては表示機能と映像発生用の電子
装置を2個のブラックボックスに分離することが普通に
行われていた。そうする理由は、操縦席におけるスペー
スに余裕がないことと、ある場合には遠方に設置されて
いる1台以上のCRT表示器へ与える信号を発生するた
めに1つの′t↓i子装置ボックスを使用できるためで
ある。
現在および将来の非常に多くの航空用電子表示装置の試
験を行うという要求を満すために幻1、プログラム可能
な電子信号の波形と、プログラノ・可能なパラメータに
よるCRT試験パターンとを選択できなければならない
。選択せねばならないそれらのパターンはCRTの質を
確認できるばかりでなく、表示装置の電子装置を確認お
よび障害分離するだめに使用できるものでなければなら
ない。
第1図は12種類の典型的な試験パターンの例を示すも
のである。各パターンはラスタ表示器を試験するために
有用なものであり、更に、パターンd−fとh−jはス
トローク走査される表示器を試験するためにも非常に有
用である。第1図に示されている各パターンは、プログ
ラム可能な色またはプログラム可能な輝度もしくは両方
を少くとも含むプログラム可能な諸特徴を持っていなけ
ればならない。それらの試験は次のように用いられる: 検査すべきパラメータ  応用できる試験パターン輝度
         g+’+b コントラスト比    a、f 黒レベル       b、a、g 低周波応答      b 中間周波数応答    b、j 飛越し走査(走査線対)  C 位置調整の直交性   d 寸法         d、b 直線性         。、f 水平解像力と変調伝達関数 k、1 垂直解像力      h+g 輝点の寸法      h、g、f 色               a、b、c灰色調と
ガンマ補正    a、c 焦点         k 、 f 、 h 、 j 
、 i帯域幅 偏向過渡現象 応答と映像 偏向タイミング 書込み速度輝度 位置確度 ストローク解像力 位置合せ ラスタとストローク の間の位置の重なり 合い = 11− 幾何学的な収差、視差  h、j および漏話 それらの試験パターンは複雑ではあるが、各試験パター
ンは、「パターン」の定義によるばかりでなく、そのパ
ターンの表示を構成する時に解釈されるように、ある程
度の反復性を有することに注意されたい。
種々のパターンの数に加えて、それらのラスタ・パター
ンはいくつかの様式で発生される。それらの様式は、垂
直解像力においては、1フレーム当りの走査線数240
本以下(非飛越し走査)から1フレーム当りの走査線数
1029本以上(飛越し走査)であり、水平解像力にお
いては、画像の高さ当りの走査線数24()本以下から
1000本以上の範囲に及ぶ。標準的なラスタ様式がE
IA規格R8−170およびR8−412Aと、NAT
O5TANAG 3350、NTSC,およびヨーツバ
規格(SFJCAMとPALの数多くの変種)により定
められている。それらの規格は水平解像力と垂直解像力
が異なっているばかりでなく、同期、帰線消去、等化、
切込みタイミ12− ングが異なり、かつ同期振幅と映像振幅が異なる。
軍用においては、波形はそれらの規格を変更したもので
通常構成され、垂直帰線消去時間と、等化様式、切込み
様式、および波形振幅が異々る。
表示装置への通信は複合映像様式で行われることがある
が、そのためには全ての複合映像波形パラメータを、組
合わされた1つの複雑か波形でプログラム可能なように
して発生することを要する。
同期分離された様式の場合には同様にプログラムできる
ことが必要であり、時間と位相を適切に同期させる映像
(帰線消去して)と同期信号を個々の伝送線を介して送
る。別々の偏向様式と別々の映像様式は全てのタイミン
グ・パラメータを内部で発生することを依然として必要
とするが、その場合には別々の水平偏向波形と垂直偏向
波形の伝送が付加される。それらの偏向信号は通常の鋸
歯状(TV掃引)波形、三角形のB走査波形、PT’T
円弧状走査波形(正弦波)、またはその他の4i1’i
々の波形を用いることができる。各場合に、偏向波形の
振幅はプログラムできなければならない。
ストローク発生のためには、プログラムでへなければ々
らない適切なパラメータは次の通りである、。
ベクトルと円弧 スタート位置 終端位置または長さと角度 半径と方向(円弧のみ) 書込み速度 輝度と色 特殊な記号   スタート位置 記号内容 記号の向き(角度) 書込み速度 輝度と色 現在の軍用機に用いられているHUDの分析を基にする
と、スクリーンの中心における記号の位置確度はかなり
高い。直視型表示装置の場合には、通常のスクリーンの
幅は約10.2〜203Crn(4〜8インチ)で、線
の幅は細い。そのために解像力を高くする必要がある。
、操縦室内において求められる最低の輝度を得ることと
、現在の航空機と、開発されている航空機のために提示
される記号の数とを基にすると、T(UDのだめの書込
み速度を大幅に変乏、ることかできる。直視型表示装置
の場合には、直線書込み速度は非常に高い。
400本のTV走査線の水平jll力だけをアドレスす
るために十分な解像力でラスタ波形を表すためには、走
査線数が525本のラスタの場合にけ210t)00個
のデータ点を必要とし、1 t) 011本ノTV走査
線の解像力では、走査線数が1000本のラスタの場合
には1000000個以上のデ タ点を必要とする1、
カラー表示の場合にはそれらの数は少くとも3倍(2の
3乗種類の色)となる。ラスタパターンを繰り返えすだ
めの点を計算するためにアルゴリズムを工夫でき、それ
により、パターンに応じて、指定される点の数をかなり
減少させることができる。けれども、そのために、プロ
グラマが多数の点を定めることを依然として必要とし、
かつ値を格納するために別にメモリを必要とするような
状況となる4、試験要求文書(、TRD”lが光学的な
測定用語で都合よく書かれているものとすると、信号と
パターンの間の複雑々関係を理解することをプログラム
は求められることになる。
種々の電子的な波形の刺激を得るために考えられる1つ
の技術は、TVのビデイコンカメラまたはそれに類似の
装置により1組の適当な試験パターンを光学的に走査す
ることである。そのカメラの出力は希望の様式へ走査−
変換される。達成できる確度と信頼度はカメラと、それ
に関連する電子機器とにより限定される。更に、種々の
走査速度で種々の様式へ走査変換するためには、電子回
路は必要とするプログラム可能な走査−変換タイミング
信号を発生せねばならない。プログラム可能な電子回路
を設けねばならないから、プログラム可能な電子装置で
試験パターンを発生させるようにすると、走査器やター
ゲットを用いずにすみ、したがって機械的な要素による
確度の制限が避けられるために、試験パターンを発生す
るプログラム可能な電子装置を含むと有利である。また
、電子的にパターンを発生することにより、パターン発
生ソフトウェアによる融通性に富むパターン発生が行わ
れ、装置の寸法が小さくなり、信頼度が高くなる。
ラスタとストロークの両者を含む表示装置を試験するよ
り一般的な方法が、プログラム可能な表示装置試験器の
開発により利用できるようになっている。この試験器は
EIA規格に適合する同期された映像波形と、ETAに
より指定された範囲内の規格化されていない同期された
波形を発生でへる。
発生されたラスタパターンは水平線と、垂直線と、クロ
スハツチと、解像力と、灰色調とに限定される。キャラ
クタ記号はストローク・モードでのみ発生され、一定の
種類のキャラクタを含む。
ラスタモードにおける基本的な波形発生技術は、ある特
定の垂直線(または1組の特定垂直線)とある特定の水
平線(または1組の特定水平線)とに対してセットされ
ているレジスタを用いて、適切な同期時刻に映像を作動
させることである。キャラクタの発生は、256のキャ
ラクタ場所を含む記号様式化メモリと、別の記号メモリ
とにより行われるが、キャラクタの形の数は限定される
。記号メモリは各キャラクタごとの一定数のストローク
に対するデジタル情報を含み、そのデジタル情報は映像
駆動回路によりアナログ形式に変換される。それらの情
報すなわち信号と位置情報とにより、一定種類の記号を
10ビツトの解像力でスクリーン全体の」二に置くこと
ができる。更に、混合モードを得るためにストロークと
ラスタは実時間で多重化される。
この試験装置は適応映像試験法を用いる。その適応映像
試験法は、マシンとは独立している、コ・−ザー向きの
試験言語に近いものである。しかし、その言語はハード
ウェアの制約を表すものであるいくつかの固定された選
択可能なパラメータを含んでいるから、映像試験法のゴ
ールへはまだ完全には到達していない。ラスタ試験パタ
ーンに対するラスタ表示ソースのステートメントを調べ
ることにより、プログラムできる水平解像力に対する有
限の範囲すなわち一定の範囲の個々の値が明らかとなる
。それらの値の範囲は140対から84()対の垂直線
対である。また、灰色調のプログラム可能性は8 、1
 [1または11種類の灰色の値をとることができるだ
けである。試験パターン選択のだめの提案されている言
語ステートメントは固定されているセットに限定される
。その限定されているセットによっては他のラスタパタ
ーンの合成と変(を行うことはできない。ストローク・
ステートメントにおいては、キャラクタ、特殊記号、ス
トローク・パターンを識別するために用いら〕する変数
が独自にコード化される。これは適当な手法であるよう
に見えるが、それを行うためには%定の記号とパターン
とについてのライブラリィ’i+i4゜要とする。この
問題を解決するのに最もよい方法は任意のストローク(
ベクトルと円弧)を発生できるようにすることである1
つ このやり方により同期パラメータの選択に融通性を持た
せられるが、発生できる試験パターンとキャラクタが制
限される。また、ハードウェアとソフトウェアの一方ま
たは両方をある程度変更しないことには新しい試験条件
と新しい状況に適合させることができない。
←シロ明の概要〕 1〜たがって、本発明の目的は、時間依存関数を有する
試験装置のだめの信頼度試験を行うことである。本発明
の別の目的は、プログラム可能な手段が時間依存関数を
測定し、かつ試験サブルーチンを開始させるだめのスト
ローブを与えるような、試験装置用の試験機能を組込む
ことである。本発明の更に別の目的は、複数の試験点か
ら得られるアナログ信号とデジタル信号からデータを供
給するための組込み式の試験器(B、1.T、E)を得
ることである。本発明の更に別の目的は、映像試験装置
自体が種々のプログラム可能な様式で試験パターンを発
生するような映像試験装置用の組込み式の試験器を得る
ことである。
それらの目的の達成においては、複数の試験点からデー
タを選択し、そのデータを複数の試験点マルチプレクサ
へ与えることにより、映像表示装置を自己試験する機能
が設定される。試験点マルチプレクサはアナログ出力と
デジタル出力をアナログマルチプレクサとデジタルマル
チプレクサへ適切に与える。アナログマルチプレクサか
ら受けた情報を制御するプログラム可能な遅延発生器へ
デジタルマルチプレクサが信号情報を与える。プログラ
ム可能な遅延発生器は、映像表示装置内での情報の収集
を制御するためにタイミング情報と出力ストロープも与
える。アナログ・マルチプレクサからの等化された出力
は基準値と比較さねてデジタルパルス列を形成する。そ
のデジタルパルス列はデジタル・マルチプレクサへ与え
られる。
自己試験機能により信頼度試験が行われ、映像表示装置
試験中の外部装置(U、U、T)を試験する時に得られ
るデータの信頼度を高くする。遅延発生器がプログラム
可能であることにより、自己試験の融通性を増すことに
より試験装置の融通性が増大する。
〔実施例〕 以下、図面を参照して本発明の詳細な説明する3、先に
述べたように、本発明の装置は第1図に示されているよ
うな表示パターンと、その他の表示パターンを発生する
ことを目的としている3、そうする理由の一部は、それ
らのパターンがソフトウェアとl〜てメモリにプログラ
ムされ、したがってそのプログラムされる時刻寸ではそ
れらのパターンが必然的に存在しかいように本発明の装
置が構成されているからである。第2図に示されている
ように、それらの表示パターンはマルチプロセッサ11
を介して映像表示発生器13へ与えられる。
この映像表示発生器はタイミングおよび同期発生器15
を含む。このタイミングおよび同期発生器1511″l
: CRT走査装置を機能できるようにするタイミング
信号を発生する。それらの信号は水平同期、垂直同期、
帰線消去および駆動のための時間基準を含む。タイミン
グおよび同期発生器15は依存基準信号も波形発生器1
7へ与える。この波形発生器17は水平掃引と垂直掃引
および映像出力信号を制御することによりラスタ出力を
制御する。
依存基準信号は、後で説明するように、水平走査線の周
期の倍数として定められているほぼ所定の周波数で発生
される。タイミングおよび同門発生器はビデオ発生器1
9とカラー・ラスタ回路を介してタイミング信号も発生
する。そのカラー・ラスタ回路はラスタ制御および論理
モジュール21と、ラスタ・メモリ23と、カラービデ
オ出力回路25とを含む。独立したカラー回路を用いる
ほとんどの装置においては、ビデオ発生部の出力中に1
つの色(通常は緑)が含まれる。したがって、複合ビデ
オ発生器19もカラー・ラスタ回路の一部である。種々
のカラー表示装置においては、複合ビデオ発生器19と
カラービデオ出カモジュール25が全てのカラー情報を
与える1゜ストローク表示プロセッサ31により非ラス
タ走査機能が行われる。このストローク表示プロセッサ
はタイミングおよび同期発生器15からタイミング信号
を受け、特定の情報を得るために表示ファイルをアドレ
スする。そのストローク表示プロセッサ31は描画回路
35へ信号を与える。この描画回路はX偏向タイミング
信号とX偏向タイミング信号を出力ドライバ37へ与え
る1゜ここで第3図を参照して、タイミングお」:び同
期発生器15は、使用すべき走査パターンを変えるよう
にプログラムできる比の希望の発振で信号を発生する複
数のフェーズ・ロック・ループ(PLL’)41〜44
を用いる。元来は6MHzの発振器である発振器27が
基準信号を分周回路網49へ与える。この分周回路網は
複数の出力周波数を生ずる。
種々のフィールド速度を表す一連の周波数が分周回路網
49から、どのフィールドを用いるかを制御するために
用いられる周波数選択回路網50へ与えられる。
フェーズ・ロック・ループ41は走査線PLLであって
、線走査速度の発振信号を与えるために用いられる。こ
れはPLT、41 の帰還部にラインカウンタ51を設
けることにより行われる。このラインカウンタは走査線
データラッチ53により走査線データに従って制御され
る。走査線PLL41 により合成された信号はビクセ
ル周波数発生器であるフェーズ・ロック・ループ42へ
与えられる。
そのビクセル周波数発生器42はPLL41 の周波数
出力を1本の走査線当りのビクセルの選択された数に従
って増倍される。ビクセル・カウンタ55がビクセル・
データラッチ57により制御され、ビクセル周波数発生
器42の出力周波数をPLL 41の出力周波数の倍数
として制御する。ビクセル・カウンタ55からビクセル
位相検出器59へ辱オーられるカウント信号はPLL4
1 の出力の周波数と同じ周波数で発生され、周期的パ
ルスとして発生サレル。このパルスはライン・カウンタ
53へ与えられる。とのライン・カウンタは、フィール
ド周波数の出力を発生するために走査線データ・ラッチ
53により制御される。フレーム周波数分周器63がフ
レーム周波数の出力を発生する1、この出力の周波数は
通常はフィールド周波数の2分の1である。
ビクセル周波数発生器は、通常は8〜6 (I MHz
のビクセル・クロック出力と基準出力全発生するととも
に、別の出力も発生する。その別の出力し1゛キヤラク
タ・クロック・データ・ラッチ67により制御される。
PLL43は従属基準周波数発生器であって、1()M
Hzというようなある与えられた値に通常固定される基
準周波数を発生する。これにより、ラスタを横切って走
査が行われるにつれてビデオ信号を制御する基準周波数
が得られる。このような理由から、PLL43がらの周
波数が走査線周波数の倍数とすると有利である。これに
よって、走査される各線の開始時に信号が一定の位相角
を持たせられ、位相角の変動が無くされる。走査線の開
始に対して必要な同期を行うために、走査線周波数を表
す信号がPLL42からとり出され、したがってその信
号は走査される各線における1つのピクセルのタイミン
グを表す。したがって、従属基準周波数は走査線周波数
の正確な倍数である。したがって、走査線周波数の整数
倍となるようにするために、従属基準周波数は公称固定
周波数からずれることができるようにされる。10MH
z与えられた公称周波数として推奨したが、プログラミ
ングするだけで20MHz またはそれ以上というよう
な異なる従属基準周波数を発生することも可能である。
周波数を高くすると解像力が高くなるが、それに伴って
ハードウェアの費用が増大する。従属基準周波数は水平
同期と、垂直同期と、帰線消去のような周期的な機能を
制御する。
PLL41,42.43は試験装置のラスタ走査機能を
制御することを主な目的とするものである。ストローク
表示器を用いるヘッドアップ表示器(in)のような表
示器を試験するものとすると、PLL44によりストロ
ーク周波数が発生される。PI、L44により発生され
たストローク周波数信号に位相同期させるべきでないと
しても、従属基準周波数信号を従属基準周波数発生器4
3から発生させることができる。PLL44の周波数出
力はストローク・データ・ラッチ67によりストローク
・カウンタ69を介して制御される。
カウンタ51.55.69を使用するために、表示され
る線とピクセルの数と装置のストローク出力は、データ
・ラッチ53.57.67を制御するだけで、増加させ
るようにして変えることができる。
また、従属基準周波数発生器43へはカウンタ73を制
御するデータラッチ71も与えられる。これにより従属
基準周波数を希望の公称周波数に保つことが可能となり
、希望によっては、装置のハードウェアの性能により定
められた限界内でその従属基準周波数を変えることがで
きる。典型的には、従属基準周波数発生器43は公称周
波数から1係以下、より確実なのは05チ以下だけずれ
ている従属基準周波数を発生する。
タイミングおよび同期発生器15の安定度を高くするた
めに、PLL41〜44を適切な周波数にロックするた
めの手段が設けられる。好適な実施例においては、この
周波数ロックはロック掃引発振器74により行われる。
このロック掃引発振器は掃引信号をスイッチ75を介し
てPLL41〜44へ送る。ロック掃引発振器74はそ
れの掃引信号を発振器47から得ると便利である。ある
いは、各PLLがそれぞれ掃引回路を有することができ
、または広帯域周波数安定回路(図示せず)を有するこ
とができる。
第2図を参照して、ビデオ表示発生器13がマルチプロ
セッサ11から、表示すべき映像を表すものを含む指令
を受ける。好適な実施例においては、ビデオ映像は第1
図に示されている試験パターンの1つの映像である。そ
れらの試1験パターンはプログラム可能であるから、量
的には固定さノ]ず、試験装置のある特定の用途に従っ
て変えることができる。
次に第4図を参照して、パターンメモリおよび制御回路
81がフレーム・バッファ・メモリ83と、フォント・
アドレス回路85と、キャラクタ・メモリ87とを含む
。フレーム・バッファ・メモリ83は部分に分けられ、
それらの部分は複合ビデオ映像の一部を示す。キャラク
タ・メモリ87は特定のキャラクタ・ブロックに分割さ
れる。各キャラクタは試験パターンの一部を表す。フォ
ント・アドレス回路85は、フレーム・バッファ・メモ
リ83の各部分をキャラクタ・メモリ87内の  −キ
ャラクタに関連させるために、キャラクタ・メモリ87
をアドレスする。プログラム可能な行および列カウンタ
89が、フレーム・バッファ・メモリ83のどの部分が
マルチプロセッサ11によりアドレスされており、かつ
、フレーム・バッファ・メモリ83のどの部分ニおいて
キャラクタ・メモリ87をアドレスするかを決定する。
フレーム・バッファ・メモリ83と、キャラクタ・メモ
リ87と、フォント・アドレス回路85はメモリ回路カ
ード91に設けられる。この装置は、構成されている映
像に関する情報を、表示装置の走査パターンに従ってメ
モリ回路カード91をアドレスするプログラム可能な行
訃よび列カウンタ89により得る。
次に第5図を参照して、高レベルのステートメントから
複数のキャラクタを構成することによりパターンが構成
される。ステートメントを出した後で、第1のキャラク
タのだめのXとyの場所が選択される。それから、キャ
ラクタメモリ内のキャラクタがそのX+Y場所のための
高レベル・ステートメントの要求に適しているか否かを
判定する。それらの要求に適合するキャラクタがメモリ
内に存在しなければ、要求の一部に適合し、かつ他のメ
モリ場所に既に割当てられていないキーヤラクタが探さ
れる。もちろん、選択さノtだ第1の場所にはそのよう
なキャラクタは存在しないが、次のステップにおいては
、いくつかの同じキャラクタがそれ自身で反復されるよ
うである。キーヤラクタを見つけることができないと、
「ブランク」キャラクタがメモリから選択される。すな
わち、キャラクタメモリ8T内のブランク・スペースが
選択されて、第1の場所に割当てられる。割当てられた
キャラクタのアドレスはフレーム・バッファ・メモリ8
3に入れられ、色と、輝度と、寸法とが割当てられる。
それから、キャラクタの高さおよび幅というようなキャ
ラクタの内容に関する高レベルステートメント情報を得
ることによりキャラクタが構成される。複雑な情報の場
合には、格納されているキャラクタに付加情報を供給す
るためにパターンの論理積操作(anding)が適用
される。1つのキャラクタの構成ステップの後で、キャ
ラクタに与えるべき退の情報がそのステートメントに存
在するか否かを決定するために、マイクロプロセッサは
その高レベルステートメントを調べる。他の情報がその
ステートメントに残っている時は、マルチプロセッサは
、そのキャラクタのためのメモリ場所全決定するステッ
プへ戻ってそのプロセスを繰り返えしを開始する。その
ステートメントに他の情報が無い時は、パターンが構成
されたものとみなされる。パターン内のキャラクタの繰
り返えしのために、メモリには少数のキャラクタを与え
ることが必要なだけである。
好適な実施例においては、キャラクタの幅は分周器93
により決定される4〜16スペースの値を有することが
できる。そJ’Lにより、適切な数のキャラクタを表示
する。とくに、はとんどの試験パターンの繰り返えし特
徴が与えられる。キャラクタの幅は可変であるから、分
周器93は可変分周器で々ければならない。同様に、キ
ャラクタメモリ87は、幅と高さが4〜16ピクセルの
範囲で通常変化する可変寸法のキャラクタを格納するこ
とが予測される。これにより、種々のラスク様式で1ビ
クセル幅の特徴を表示する性能がプログラムに与えられ
る。
第1図に示されているビデオパターンを作るためのプロ
グラミングを用いることにより、ある特定の試験のため
に必要に応じてパターンの特性を一層容易に変え、るこ
とかできる。そのようにプログラムでへることにより、
1ビクセルの解像力を保って、選択された表示を種々の
走査様式で使用することが容易と々る。たとえば、第1
図jtたはkに示されているパターンの垂直線を1ビク
セル幅として表示できる。プログラムの出力のタイミン
グをとるために用いられるビクセル周波数発生器42と
従属基準周波数発生器43からの出力のために、プログ
ラムは、とくに、種々の走査速朋に適合させることがで
きる。
第1図を参照して、プログラム可能性により下記のよう
な融通性が得られる。
プログラム可能な位置   a−ch  Iプログラム
可能な量すなわち寸法 a−c 、 e 、f 、h〜
1プログラム可能な色と輝度   b 、 d −h 
、 j、〜1各要素に対するプログラム可能な  a、
c、1色輝度 プログラム可能な内容   c、i これまで説明してきた好適な実施例はビデオ装置を試験
するだめの装置についてのものであるが、この装置は自
己試験を行うこともできる。このことはとくに重要であ
る。というのは、この試験装置は、試験を行う対象であ
る装置を刺激する機能として、発生源が常に不明である
誤差とグリッチを発生するからである。
この理由から、回路に組込み式の試験器(B、1.T。
E、)が組込まれる。第2図を参照して、B、1.T、
E。
モジュール101がマルチプロセッサに接続される。
第6図を参照して、装置に含まれているN枚の各プリン
ト回路板が、種々の試験点における装置の出力に関する
アナログ情報とデジタル情報を発生する。それらの試験
点は、第3図に示されている試験点TP、、TP、およ
びTF/1〜TF14で示されているように、装置のハ
ードウェアの全体にわたって設けられる。各カードにお
ける試験点からの信号はマルチプレクサ103(第3図
)またはマルチプレクサ108(第6図)のような試験
点マルチプレクサを介して送られる。
第6図を参照して、アナログマルチプレクサ105.1
06と別々のデジタルマルチプレクサ107゜108を
有する一対のプリント回路板が示されている。各カード
における種々の機能と種々の試験読取りのために、各マ
ルチプレクサは同じである必要はない。たとえば、アナ
ログマルチプレクサ105は1つの出力を有するが、ア
ナログマルチプレクサ106は2つの出力を有する。そ
れら種々の出力は入力マルチプレクサ109,110に
より制御される。入力マルチプレクサ109はアナログ
マルチプレクサであり、入力マルチプレクサ110はデ
ジタルマルチプレクサである。デジタルマルチプレクサ
の信号はプログラム可能な遅延発生器113とカウンタ
・タイマ115により処理される。カウンタ・タイマ1
15は周波数、時間間隔、パルス幅、遅延時間がとの測
定値を得るためにデジタル信号を処理する。比較器11
7がアナログマルチプレクサ107のアナログ信号出力
からデジタル信号を得て、デジタル比較値をデジタルマ
ルチプレクサ110へ与ぐ−る。カウンタ/タイマ11
5の出力とアナログマルチプレクサ109からの時間選
択された値が出力バッファ11γを介して出力データバ
スヘ辱えられる。
プログラノ、可能な遅延発生器113からの内部ストロ
ーブ信号に応答して、アナログマルチプレクサ109か
らの信号を抽出するためにサンプル・ホールド回路11
9が用いられる。抽出された値は、デジタル形式に変え
られてから、出力バッファ117を介して出力データバ
スへ与えられる。プログラム可能な遅延発生器113か
らの内部ストローブ信号を用いることにより、所定の時
点でアナログ値を抽1]3できることに々る。
プログラム可能な遅延発生器113をプログラミングす
ることにより、装置全体の種々の信号を適切な時刻に抽
出できるように、B、1.T、E、モジュール109の
外部の回路へ信号を与えるために外部ストローブが用い
られる。
マルチプロセッサ11は、装置により実行される種々の
機能から、各種の試験点からの読取り値を得るととがで
へる。試験中に現われる誤差が試験されている装置から
発生されているのか、試験器自体から生じているのかを
判定するために、プログラム可能な遅延発生器113は
それらの読取り値を周波数、時間間隔、パルス幅、遅延
時間に関して解析できるようにする。
【図面の簡単な説明】
第1図はビデオ試験パターン、ストロークの表示パター
ン図、第2図は本発明に用いられるビデオ表示発生器の
ブロック図、第3図は第2図に示すビデオ表示発生器に
用いるタイミングおよび同期発生器のブロック図、第4
図は第2図に示すビデオ表示発生器により表示させるキ
ャラクタを発生するために用いるメモリ制御回路のブロ
ック図、第5図は本発明のビデオ表示発生器により表示
するキャラクタを発生するために用いるキャラクタ発生
技術を示す流れ図、第6図は試験装置に自己試験機能を
持たせるために組込み式の試験器の使用な示すブロック
図である。 105〜108・・・・試験点マルチプレクサ、109
・・・・アナログ・マルチプレクサ、110・・・・デ
ジタル・マルチプレクサ、113・・・・プログラム可
能な遅延発生器、115・・・・カウンタ/タイマ、1
17・・・・比較器、118・・・・出力ハツファ、1
19・・・・サンプル・ホールド回路およびA/D変換
器。 %R出H人   ザ・ペンデイツクス・コーポレーショ
ン代理人 山川政樹(ほか]名) a           b           C
d         e         fh

Claims (1)

  1. 【特許請求の範囲】 m(a)装置内の回路により与えられた信号を1III
    l:11シて保持するための要素(119)と、 (b)装置内の選択された回路により与えられた出力の
    周波数とタイミングとに対応し、かつそれらの選択され
    た回路の状態に対応する信号を与える要素(115)と
    、 (C)この要素(115)と前記抽出およびタイミング
    要素(119)に接続され、前記周波数およびタイミン
    グ要素(115)からの信号に応答して、選択された回
    路により与えられた信号の抽出と保持を開始させる出力
    ストロープを与える要素(113)と、(d)周波数お
    よびタイミング要素(115)に接続され、抽出および
    保持の時における回路の状態ff:丞す信号を与える出
    力要素(118)と、を備えることを特徴とする装置内
    の回路を試験するだめの装置。 (2、特許請求の範囲第1項記載の装置であって、前記
    装置内の回路は、出力ストロープを受けた時に前記回路
    の出力を示すデータを格納するレジスタ(105〜10
    8)を含むことを特徴とする装置。 (3)特許請求の範囲第2項記載の装置であって、装置
    により解析するために前記レジスタ(105〜108)
    内にデータを送るだめの装置(109,110)が設け
    られることを特徴とする装置。 (4)複数の時間依存関数のためのプログラムを発生す
    る要素を用いることにより設備を試験するための装置に
    おいて、 (a)複数の試験点のうちの少くとも1つからデータを
    それぞれ選択し、試験点マルチプレクサ出力を与える、
    装置内の複数の試験点マルチプレクサ(105〜108
    )と、 (b)複数の試験点マルチプレクサ(105〜106)
    からアナログ信号を受け、アナログ出力を与える第1の
    マルチプレクサ(109)と、 (c)出力要素(11B)と、 (d)第1のマルチプレクサ(109)に接続さね1、
    アナログ出力を対応するデジタル出力データに変換し、
    それらのデジタル出力データを出力要素(118)に与
    ン−る要素(’119.A/T))と、(e)複数の試
    験点マルチプレクサ(107,108)からデジタル信
    号を受け、デジタル出力を与えるデジタル・マルチプレ
    クサ(110)と、 (f)このデジタル・マルチプレクサ(110)に接続
    され、前記デジタル出力に応答して第1と第2の遅延信
    号を与える遅延発生器(113)と、(g)第1の遅延
    信号に応答して前記対応するデジタル出力データを出力
    要素(118)へ与えるように、アナログ信号を変換す
    る要素(119、A/1))を作動させる要素(119
    )と、 (h)第2の遅延信号に関する情報を前記出力要素(1
    18)へ送る要素(115’llと、を備え、前記情報
    は少くとも1つの時間依存関数の関係を示すことを特徴
    とする装置内の回路を試験する装置。 (5)特許請求の範囲第4項記載の装置であって、前記
    遅延発生器(113)は装置内の選択された回路からの
    データの抽出を開始させる出力ストローブ信号を送出す
    ることを特徴とする装置。 (6)特許請求の範囲第4項または第5項記載の装置で
    あって、試験する設備は陰極線管と、この陰極線管を走
    査するだめの時間依存関数とを含むことを特徴とする装
    置。 (刀特許請求の範囲第2項記載の装置であって、前記遅
    延発生器(11釦はプログラム可能であることを特徴と
    する装置6゜
JP58179077A 1982-09-30 1983-09-27 装置内の回路を試験するための装置 Granted JPS5987379A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/429,599 US4554636A (en) 1982-09-30 1982-09-30 Apparatus for testing circuits within a system
US429599 1982-09-30

Publications (2)

Publication Number Publication Date
JPS5987379A true JPS5987379A (ja) 1984-05-19
JPH0354356B2 JPH0354356B2 (ja) 1991-08-19

Family

ID=23703931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58179077A Granted JPS5987379A (ja) 1982-09-30 1983-09-27 装置内の回路を試験するための装置

Country Status (2)

Country Link
US (1) US4554636A (ja)
JP (1) JPS5987379A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243295A (ja) * 1985-08-20 1987-02-25 Victor Co Of Japan Ltd 試験信号発生装置
JPH0327695A (ja) * 1988-11-02 1991-02-06 Allied Signal Inc ラスタテストパターンを表示するためのメモリ節約装置および方法
JPH0437896A (ja) * 1990-06-04 1992-02-07 Nippon Avionics Co Ltd モニタ画像検査装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3332386A1 (de) * 1983-09-08 1985-03-21 Vdo Adolf Schindling Ag, 6000 Frankfurt Elektrische pruefeinrichtung eines fahrzeug-kombinationsinstruments
US4641348A (en) * 1983-11-09 1987-02-03 Hewlett-Packard Company Timing or logic state analyzer with automatic qualified inferential marking and post processing of captured trace data
JPH0760169B2 (ja) * 1984-11-02 1995-06-28 三洋電機株式会社 論理回路のシミュレーション方法及びシミュレータ
US5184312A (en) * 1985-10-13 1993-02-02 The Boeing Company Distributed built-in test equipment system for digital avionics
US4982350A (en) * 1987-06-10 1991-01-01 Odetics, Inc. System for precise measurement of time intervals
US5008885A (en) * 1988-12-29 1991-04-16 International Business Machines Corporation Event-controlled error injection system
US5365463A (en) * 1990-12-21 1994-11-15 International Business Machines Corporation Method for evaluating the timing of digital machines with statistical variability in their delays
US5530454A (en) * 1994-04-13 1996-06-25 Tektronix, Inc. Digital oscilloscope architecture for signal monitoring with enhanced duty cycle
US5740353A (en) * 1995-12-14 1998-04-14 International Business Machines Corporation Method and apparatus for creating a multiprocessor verification environment
US7768533B2 (en) 1998-05-27 2010-08-03 Advanced Testing Technologies, Inc. Video generator with NTSC/PAL conversion capability
US7978218B2 (en) * 1998-05-27 2011-07-12 Advanced Testing Technologies Inc. Single instrument/card for video applications
US7495674B2 (en) * 1998-05-27 2009-02-24 Advanced Testing Technologies, Inc. Video generation and capture techniques
USRE45960E1 (en) 1998-05-27 2016-03-29 Advanced Testing Technologies, Inc. Single instrument/card for video applications
US7253792B2 (en) * 1998-05-27 2007-08-07 Advanced Testing Technologies, Inc. Video generation and capture techniques
US6091378A (en) * 1998-06-17 2000-07-18 Eye Control Technologies, Inc. Video processing methods and apparatus for gaze point tracking
FR2804761B1 (fr) * 1999-10-01 2003-02-21 Schlumberger Technologies Inc Methode de test et appareil aux signaux synchrones de source
AU2001227892A1 (en) * 2000-01-14 2001-07-24 Parthus Technologies Plc An algorithmic test pattern generator, with built-in-self-test (bist) capabilities, for functional testing of a circuit
US6489919B1 (en) * 2001-05-31 2002-12-03 The United States Of America As Represented By The Secretary Of The Navy Detector of faulty radar transmit tubes
US6667711B1 (en) * 2001-05-31 2003-12-23 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for discerning degradation of electromagnetic radiating tubes
US6924834B2 (en) * 2002-04-16 2005-08-02 Tektronix, Inc. Analog or serial digital video input with automatic video switch
DE10231419B4 (de) * 2002-07-11 2015-01-29 Qimonda Ag Vorrichtung und Verfahren zur Kalibrierung von Signalen
US7350171B2 (en) * 2005-11-17 2008-03-25 Lizheng Zhang Efficient statistical timing analysis of circuits
CN101035303A (zh) * 2006-03-10 2007-09-12 鸿富锦精密工业(深圳)有限公司 多媒体装置测试方法
US8497908B1 (en) 2011-12-13 2013-07-30 Advanced Testing Technologies, Inc. Unified video test apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651315A (en) * 1970-05-14 1972-03-21 Collins Radio Co Digital products inspection system
US4135209A (en) * 1977-03-04 1979-01-16 Gte Sylvania Incorporated Time-shared sample and hold circuit
US4270178A (en) * 1977-07-19 1981-05-26 Beckman Instruments, Inc. Measuring system incorporating self-testing probe circuit and method for checking signal levels at test points within the system
US4466014A (en) * 1982-09-30 1984-08-14 Allied Corporation Video test method and apparatus with incremental scan rate capability

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243295A (ja) * 1985-08-20 1987-02-25 Victor Co Of Japan Ltd 試験信号発生装置
JPH0327695A (ja) * 1988-11-02 1991-02-06 Allied Signal Inc ラスタテストパターンを表示するためのメモリ節約装置および方法
JPH0437896A (ja) * 1990-06-04 1992-02-07 Nippon Avionics Co Ltd モニタ画像検査装置

Also Published As

Publication number Publication date
US4554636A (en) 1985-11-19
JPH0354356B2 (ja) 1991-08-19

Similar Documents

Publication Publication Date Title
US4513318A (en) Programmable video test pattern generator for display systems
JPS5987379A (ja) 装置内の回路を試験するための装置
US4466014A (en) Video test method and apparatus with incremental scan rate capability
KR910005140B1 (ko) 디지탈 표시 시스템
CA1208818A (en) Digital shade control for color crt background and cursors
US5758129A (en) Data display apparatus
CA2095634C (en) Adjustable multiple image display smoothing method and apparatus
US20020158814A1 (en) Electronically scanned beam display
US4670782A (en) Television video pattern generator system
US4354186A (en) Picture display device for displaying a binary signal generated by a picture signal generator as a binary interlaced television picture
EP0398042B1 (en) Method and apparatus for simulating analog display in digital display test instrument
US20080291281A1 (en) Method and apparatus for implementing an overlay cursor and associated scope trigger in a video test generator
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
US4358732A (en) Synchronized voltage contrast display analysis system
KR20020028867A (ko) 평면 스크린용 위상을 보상하기 위한 방법 및 장치
US5835134A (en) Calibration and merging unit for video adapters
Wittebrood et al. A versatile colour stimulus generator
JPH09318730A (ja) レーダ表示装置
US3597530A (en) Arrangement for producing pal-color television test signals
US4701795A (en) Method and means to eliminate interaction between closely located cathode ray tubes
SU561204A1 (ru) Устройство дл отображени рафической информации на экране электронно-лучевой трубки
KR0158405B1 (ko) 색순도 측정장치
SU991617A1 (ru) Устройство дл отображени информации на экране цветной электронно-лучевой трубки
SU842934A1 (ru) Генератор векторов на телевизионномРАСТРЕ
SU1133615A1 (ru) Устройство дл отображени информации на экране телевизионного приемника