JPS598234Y2 - 計算機付時計 - Google Patents

Description

【考案の詳細な説明】 本考案は、計算機付時計の表示部及び表示回路に関し、
特に計算機能事の時計表示に関する。

従来、計算機付時計においては、計算機の表示を利用し
て時計表示を行なってきた。

しかしながら、計算機表示を時計表示に利用すると、時
計機能時の時計表示が見ずらくなり、且つ、田月等の表
示が同時にできなくなる。

又、計算機能中において時計表示が同時に見る事ができ
ず、計算機能中においては時計機能が生かされない欠点
があった。

従って本考案においては、計算機能中にも時計の一部が
表示される表示部、及び表示回路を設ける事により、計
算機能時にも、時計機能が生かされる計算機付時計を提
供するものである。

それに加えて、計算機能中に時計表示を行なうか行なわ
ないかの選択回路を設ける事により、時計表示が不用な
場合には時計表示を消す事ができ、それにより計算機表
示が見やすくなる計算機付時計を提供するものである。

以下、図面に従って本考案の詳細な説明を行なつ０ 図１，図２，図３は本考案の実施例であり、図１は、時
計機能表示の場合である。

通常携帯している場合は、時計表示を見やすくするため
に、時，分を計算機表示とは別に設け、１２時４５分と
表示を行ない、田秒は計算機表示と共有して、１２Ｂ，
３４秒と表示する。

曜田よ計算機の小数点表示との共有を行ない、図１にお
ける場合ではＷＥＤＮＳＤＡＹを表わす。

図２は計算機能における表示であり、計算機表示は何ら
損なう事無く、１２時４５分と、時計の表示を行なう。

図３は、時計表示の不必要な場合であり、時計表示を消
した例である。

時計表示が不必要な場合は、時計表示を消す事により計
算機表示が見やすくできる。

図４は、本考案の実施例のブロック図であり、ＳＷ１は
計算機能時における時計表示の選択スイッチであり、チ
ヤタリング防止回路１によってチヤタリングを防止され
た信号がＤタイプフリツプフロツプ２のクロツク端子に
入り、その出力信号を表示切り替回路５に入力し、時計
レジスタ４の信号の制御を行なう。

ラッチ回路６は時計レジスタ４及び計算機レジスタ３の
内容を切り替回路５によって表示する順番に変換された
信号をラッチし、デコーダ−７によりセグメント信号に
変換し、パラレルインシリアルアウト変換回路８によっ
て直列化された信号を表示シフトレジスタ９に入力し、
表示部１０に表示する。

図４における表示切り替回路は２安定で構或されている
例であるが、時計表示の切り替スイッチを押した時だけ
時計表示が行なわれる方式も有効である。

以上本考案によれば、計算機能中において計算機表示と
時計表示を同時に表示する事ができ、又計算機能中の時
計表示選択回路を設ける事により時計表示が不必要な場
合、計算機表示が見やすい計算機付時計を提供するもの
である。

【図面の簡単な説明】

図１は本考案による時計機能時の表示例、図２は本考案
における計算機能時の表示例で、時計表示を表示した場
合、図３は本考案における計算機能時の表示例で時計表
示をしない場合、図４は本考案の実施例のブロック図で
ある。 １・・・・・・チヤタリング防止回路、２・・・・・・
Ｄタイプフリツプフロツプ、３・・・・・・計算機レジ
スタ、４・・・・・・時計レジスタ、５・・・・・・表
示切り替回路、６・・・・・・ラッチ回路、７・・・・
・・デコーダー回路、８・・・・・・パラレルインシリ
アルアウト変換回路、９・・・・・・表示用シフトレジ
スタ、１０・・・・・・表示部。

Claims (2)

【実用新案登録請求の範囲】
1. （１）計算機能と時計機能を共に有し、且つ計算機表示
   と時計表示を同一表示体内に表示する計算機時計におい
   て、前記表示体の上段に計算機表示部、中段に曜日表示
   部及び下段に時刻表示部を設け、前記計算機表示部は、
   前記計算機能が作動状態にない時には日付又は秒等の時
   刻情報の一部を表示すると共に小数点表示により曜表示
   を行なうことを特徴とする計算機付時計。
2. （２）計算機能中に時計表示を行なうかどうかの選択回
   路を有することを特徴とする実用新案登録請求の範囲第
   １項記載の計算機付時計。