JPS5976441A - Diagnostic apparatus for integrated circuit - Google Patents

Diagnostic apparatus for integrated circuit

Info

Publication number
JPS5976441A
JPS5976441A JP57185539A JP18553982A JPS5976441A JP S5976441 A JPS5976441 A JP S5976441A JP 57185539 A JP57185539 A JP 57185539A JP 18553982 A JP18553982 A JP 18553982A JP S5976441 A JPS5976441 A JP S5976441A
Authority
JP
Japan
Prior art keywords
integrated circuit
diagnostic
voltage
input data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57185539A
Other languages
Japanese (ja)
Inventor
Akio Ito
昭夫 伊藤
Yoshiaki Goto
後藤 善朗
Yasuo Furukawa
古川 泰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57185539A priority Critical patent/JPS5976441A/en
Publication of JPS5976441A publication Critical patent/JPS5976441A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To facilitate detection of defective point and discovery of cause by storing coordinates of a plurality of diagnostic points in the IC and by measuring and displaying voltages of nodes through sequential irradiation of electron beam at the diagnostic points for each driving of IC with an input data. CONSTITUTION:An IC3 is scanned by electron beam, the secondary electron is detected 1-7 and stored 18, and the secondary electron picture corresponding to data is displayed 20 through a control circuit 8. At this time, a picture 29 indicates contrast, designates diagnostic point 30 and stores 13 the coordinate. A voltage of diagnostic point 30 designated by reading stored coordinate 13 is measured with an energy analyzer 2. A series of input/output data train is read in accordance with the driving sequence from the auxiliry storage 10. It is then applied step-by-step to an IC3 by the driving circuit for the purpose of diagnosis. A result is repeatedly displayed 20 as a voltage map. An abnormal point for an input data can be detected accurately by observing said map.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、電子ビームを用いて集積回路の診断を行う装
置に係シ、特に、診断用入力データ列によって駆動され
ていく集積回路の診断装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an apparatus for diagnosing an integrated circuit using an electron beam, and in particular, for diagnosing an integrated circuit driven by a diagnostic input data string. Regarding equipment.

(2)技術の背景 近年、半導体装置における集積回路の集積度は飛躍的に
高まり、そのパターンも非常に微細になっている。この
結果、集積回路の診断(集積回路の動作が正常かどうか
を試験し不良である場合にはその原因が集積回路内部の
ととにあるかを明らかにすること)は製品開発の上で極
めて重要であるが、非常に困難になっている、 上記診断を行う従来周知の集積回路試験装置では■集積
回路に種々の診断用入力信号を与えその結果表われる出
力信号が正常かどうかによって集積回路の良・不良を試
験している。不良の場合には、さらに異常な出力信号の
内容を分析し、集積回路内部のどこが不良の原因である
かを推定している。
(2) Background of the Technology In recent years, the degree of integration of integrated circuits in semiconductor devices has increased dramatically, and their patterns have become extremely fine. As a result, diagnosing integrated circuits (testing to see if the integrated circuit is working properly, and if it is defective, clarifying whether the cause is somewhere inside the integrated circuit) is extremely important in product development. Although it is important, conventional integrated circuit testing equipment that performs the above-mentioned diagnosis, which is important, but has become very difficult, ■ provides various diagnostic input signals to the integrated circuit and determines whether the resulting output signal is normal or not. We are testing whether the product is good or bad. In the case of a defect, the content of the abnormal output signal is further analyzed to estimate where within the integrated circuit the cause of the defect is.

■この推定で不十分な場合には集積回路のパンケージの
上板を除去し、集積回路のチップを露出して微小先端の
金属針をチップの所要点に接触させてその電圧を測定す
ることにより不良原因の特定を行っている。しかし、こ
の機械的な触針には集積回路を破壊する恐れがあり、又
、空間的な分解能も不十分で炉頂で時間がかかるといつ
た問題があり、大規模な集積回路には適用できない。
■If this estimation is insufficient, remove the top plate of the integrated circuit pancage, expose the integrated circuit chip, and measure the voltage by touching a metal needle with a minute tip to a specific point on the chip. The cause of the defect is being identified. However, this mechanical stylus has problems such as the risk of destroying the integrated circuit, insufficient spatial resolution, and the time it takes to reach the top of the furnace, making it unsuitable for large-scale integrated circuits. Can not.

■そこでこれに代わる集積回路内部の診断法として電子
ビーム・プローブを用いる方法が近年盛んに研究開発さ
れてきた。その詳細は、古川、後層、稲垣著「LSIの
診断に威力を発揮する電子ビーム・ブロービング」。
■Therefore, as an alternative method for diagnosing the inside of integrated circuits, methods using electron beam probes have been actively researched and developed in recent years. For details, see ``Electron Beam Blobbing as a Powerful Tool for LSI Diagnosis'' by Furukawa, Gosei, and Inagaki.

日経エレクトロニツク、 1982年3月15日号。Nikkei Electronics, March 15, 1982 issue.

PP、172−201に記述されている。PP, 172-201.

この方法は、動作中の集積回路に電子ビームを照射し九
時発生する2次電子が表面の電圧の情報を含んでいるこ
とを利用するものである。
This method utilizes the fact that secondary electrons generated when an operating integrated circuit is irradiated with an electron beam contain information about the surface voltage.

即ち、この2次電子を2次電子検出器で検出して得られ
る2次電子信号には、高い電圧の所から発生した2次電
子の信号は小さく、低い電圧の所から発生した2次電子
の信号は大きいという性質がある。従って、走査型電子
顕微鏡(SEM)のように、細く絞った電子ビームで動
作中の集積回路を2次元に走査して得られる2次電子信
号を陰極管表示装置CRTの2軸(輝度変調軸)に入力
し、電子ビームの走査信号をX、y軸に入力すれば、該
表示装置CRT上に電圧の高い所は暗く、電圧の低い所
は明かるく表示された集積回路の像が得られる。これは
走査型電子顕微鏡SEMの電圧コントラスト像としてよ
く知られている。
In other words, in the secondary electron signal obtained by detecting these secondary electrons with a secondary electron detector, the signal of secondary electrons generated from a high voltage area is small, and the signal of secondary electrons generated from a low voltage area is small. The signal has the property of being large. Therefore, like a scanning electron microscope (SEM), a secondary electron signal obtained by two-dimensionally scanning an operating integrated circuit with a narrowly focused electron beam is used to transmit a secondary electron signal to the two axes (luminance modulation axes) of a cathode tube display device CRT. ) and input scanning signals of the electron beam to the X and Y axes, an image of the integrated circuit can be obtained on the display device CRT in which areas of high voltage are dark and areas of low voltage are bright. . This is well known as a voltage contrast image of a scanning electron microscope SEM.

一方、電子ビーム照射された集積回路から放出される2
次電子のエネルギーは表面の電圧によって変化する。こ
の2次電子のエネルギーをエネルギー分析器によp分析
すると、表面電圧が高いは、ど2次電子のエネルギーが
小さく表っている。
On the other hand, 2 is emitted from the integrated circuit irradiated with the electron beam.
The energy of the secondary electron changes depending on the surface voltage. When the energy of these secondary electrons is analyzed using an energy analyzer, the higher the surface voltage, the lower the energy of the secondary electrons.

従って、集積回路のチップ表面の所要点に電子ビームを
位置決めし、2次電子のエネルギー分析を行うことによ
り、その電圧を非接触で測定することができる。
Therefore, by positioning an electron beam at a specific point on the chip surface of an integrated circuit and analyzing the energy of the secondary electrons, the voltage can be measured without contact.

前記の、■2つの方法を用いれば、集積回路のチップ表
面の電圧状態を2次元的に把握でき、さらに所要点の電
圧測定も可能であることから、集積回路の診断に有力な
武器となる。
By using the two methods described above, it is possible to understand the voltage state on the surface of an integrated circuit chip two-dimensionally, and it is also possible to measure the voltage at specific points, making it a powerful weapon for diagnosing integrated circuits. .

しかしながら、非常に大規模な集積回路の診断を行う場
合、外部入出力ピンからの機能試験のために必要とされ
る診断用入力データ列は莫大なものになり、なお、すべ
てを尽すことはできない。このため、集積回路の実装時
に不良が発見される場合も少なくない。
However, when diagnosing a very large-scale integrated circuit, the diagnostic input data string required for functional testing from external input/output pins becomes enormous, and it is impossible to exhaust all of it. . For this reason, defects are often discovered during the packaging of integrated circuits.

また、機能試験のための診断用データが完全なものでは
々いことか呟この試験で発見される不良状態は集積回路
が誤動作を起こした時点の状態を示しているとは限らな
い。
Furthermore, the diagnostic data for functional tests is not always complete, and the defective states discovered in these tests do not necessarily represent the state at the time when the integrated circuit malfunctions.

そこで、不良箇所や不良原因の特定などを目的とする診
断には、集積回路の障害発生箇所を適確に把握できるよ
うな診断装置が望まれている。
Therefore, for diagnosis aimed at identifying defective locations and causes of defects, there is a need for a diagnostic device that can accurately identify the location of failure in an integrated circuit.

(3)  従来技術と問題点 従来、電子ビームによシ集積回路の診断を行う装置には
、集積回路の外部入出力ピンを使用して、前記機能試験
による異常状態の認められた診断用入力データで集積回
路を駆動しておき、この状態で集積回路各部の電圧像を
表示し、電圧測定を行っていた。又、他の診断装置では
、集積回路を高速に周期駆動して、1周期の電圧波形を
求めるもの(例えばストロボ走査譲子顕微鏡)があった
(3) Prior art and problems Conventionally, devices that diagnose integrated circuits using electron beams use the external input/output pins of the integrated circuit to detect diagnostic inputs that have been found to be abnormal in the functional test. The integrated circuit was driven with data, and in this state voltage images of various parts of the integrated circuit were displayed and voltage measurements were performed. In addition, there are other diagnostic devices that drive an integrated circuit periodically at high speed to obtain a voltage waveform of one cycle (for example, a strobe scanning microscope).

前者では、集積回路の電圧像や診断ノード点の高精度電
圧測定が比較的短時間に行えるが、外部入出力ピンに現
われた異常状態という特定の状態にある集積回路しか扱
えない。
In the former method, voltage images of integrated circuits and high-precision voltage measurements at diagnostic nodes can be measured in a relatively short period of time, but only integrated circuits in a specific state, such as an abnormal state appearing at an external input/output pin, can be handled.

このため、機能試験用の入力データの不完全さからおこ
る外部入出力ピンに現われない集積回路の誤動作状況を
的確に把握できず、不良半導体素子の特定や不良原因の
解明は困難になりがちであった。
For this reason, it is not possible to accurately grasp malfunctions of integrated circuits that do not appear on external input/output pins due to incomplete input data for functional tests, and it tends to be difficult to identify defective semiconductor elements or clarify the cause of defects. there were.

後者では、周期動作を行っている集積回路の診断ノード
点電圧を高時間分解能で求めることができるが、集積回
路の高速周期駆動を必要とし、測定時I!すが長く、又
、測定可能な時間範囲が短い、などの欠点があった。
In the latter method, the diagnostic node voltage of an integrated circuit operating periodically can be determined with high time resolution, but it requires high-speed periodic driving of the integrated circuit, and the I! There are drawbacks such as the long time required and the measurable time range being short.

(初 発明の目的 本発明は、前述のような欠点に鑑みて、周期的な駆動が
不要で、長いシーケンスの入力データ列により駆動され
る集積回路の診断ノード点の電圧変化を測定し把握する
ことが可能である集積回路の診断装置を提供、しようと
するものである。
(First Purpose of the Invention In view of the above-mentioned drawbacks, the present invention provides a method for measuring and understanding voltage changes at a diagnostic node of an integrated circuit that does not require periodic driving and is driven by a long sequence of input data strings. The present invention aims to provide a diagnostic device for integrated circuits that is capable of diagnosing integrated circuits.

(5)発明の構成 本発明は上記目的を達成するために、集積回路を駆動す
るための駆動回路と、該駆動回路に信号を与えるだめの
入力データ列を記憶している記憶装置および電子ビーム
照射を行う光学鏡筒を備えた電子ビー・ム装置において
、該集積回路内の複数個の診断ノード点の座標を記憶し
ておく記憶装置を設け、前記入力データにより該集積回
路を駆動するたびに駆動された集積回路の診断ノード点
に逐次電子ビームを照射して該診断ノード点の電圧を測
定し、表示する機能を設けたことを14徴とする集積回
路の診断装置であり、診断ノード点からの2次電子のエ
ネルギーを分析するためのエネルギー分析器と、このエ
ネルギー分析の結果より集積回路の電圧を算定する機能
を設けている。又、集積回路の2次電子像を求めるだめ
の専用の電子ビーム・フレーム走査信号発生回路と、画
像データ記憶装置と、画像表示装置および該画像表示装
置上で任意のノード点の画像上の座標を入力させる機能
を設けており、測定された各診断ノード点の電圧を、集
積回路の入力データに対して順次電圧マツプとしてグラ
フ表示する。
(5) Structure of the Invention In order to achieve the above object, the present invention provides a driving circuit for driving an integrated circuit, a storage device storing an input data string for providing a signal to the driving circuit, and an electron beam. An electron beam device equipped with an optical lens barrel for irradiation is provided with a storage device for storing the coordinates of a plurality of diagnostic node points in the integrated circuit, and each time the integrated circuit is driven by the input data. This is a diagnostic device for integrated circuits having a function of successively irradiating an electron beam to a diagnostic node of an integrated circuit driven by an integrated circuit to measure and display the voltage at the diagnostic node. It is equipped with an energy analyzer to analyze the energy of secondary electrons from a point, and a function to calculate the voltage of the integrated circuit from the results of this energy analysis. It also includes a dedicated electron beam frame scanning signal generation circuit for obtaining a secondary electron image of the integrated circuit, an image data storage device, an image display device, and a coordinate system of an arbitrary node point on the image on the image display device. The measured voltage at each diagnostic node point is displayed in a graph as a voltage map in sequence with respect to the input data of the integrated circuit.

更には、主要ノード点の入力データに対応した標準電圧
値を記憶しておく記憶装置と、これを主要ノード点の電
圧マツプと対応した形式でグラフ表示させる。
Further, there is provided a storage device for storing standard voltage values corresponding to input data of the main node points, and a storage device for displaying the standard voltage values in a format corresponding to the voltage map of the main node points.

(6)発明の実施例 次に本発明の1実施例を第1図に基づいて説明する。(6) Examples of the invention Next, one embodiment of the present invention will be described based on FIG.

診断すべき集積回路3は、電子光学鏡筒1の試料室内に
設けられた試料ステージ4上に搭載される。電子ビーム
1−5の照射をうける集積回路3からの2次電子1−6
は、エネルギー分析器2を通って、2次電子検知器1−
7で2次軍子信号Sに変換され、増幅器5を経て、AD
変換器6あるいはAD変換器7によシデジタルデータに
変換される。
The integrated circuit 3 to be diagnosed is mounted on a sample stage 4 provided within the sample chamber of the electron optical column 1. Secondary electrons 1-6 from integrated circuit 3 irradiated with electron beam 1-5
passes through the energy analyzer 2 to the secondary electron detector 1-
7, it is converted into a secondary military signal S, passes through the amplifier 5, and is sent to the AD
The data is converted into digital data by a converter 6 or an AD converter 7.

エネルギー分析器2の分析電圧Vaは制御回路8からの
デジタルデータによりDA変換器9を経由して与えられ
る。集積回路3の駆動は、補助記憶装置10に記憶され
ている診断用入力データ列によシ、駆動回路11を通し
て行う。試料ステージ4の移動は、制御回路8から出さ
れるステージ移動データに基づいて、ステージ駆動回路
】2により行われる。
The analysis voltage Va of the energy analyzer 2 is given by digital data from the control circuit 8 via the DA converter 9. The integrated circuit 3 is driven through a drive circuit 11 based on a diagnostic input data string stored in an auxiliary storage device 10. Movement of the sample stage 4 is performed by a stage drive circuit 2 based on stage movement data output from a control circuit 8.

電子ビーム1−5の位買決めは、制御回路8廿たは記憶
装置13よりだされる偏向信号14.15によりDA変
換器16を介して行う。
The positioning of the electron beams 1-5 is performed via the DA converter 16 using deflection signals 14 and 15 output from the control circuit 8 or the storage device 13.

また、専用の走査信号発生回路17の制御の下に、フレ
ーム走査信号17−1による電子ビーム1−5のフレー
ム走査、フレームメモリ18への2次電子信号データの
記憶、ビデオラム】9へのフレームメモリデータの転送
などを行うことにより、表示装置20に2次電子画像が
表示される。表示装置20上には、マーク移動回路によ
り自由に移動可能な十字マークが常に表示されており、
この十字マークの座標は、制御装置8により読み取れる
ようになっている。
Also, under the control of a dedicated scanning signal generation circuit 17, frame scanning of the electron beam 1-5 is performed using a frame scanning signal 17-1, secondary electron signal data is stored in the frame memory 18, and data is transferred to the video RAM 9. A secondary electronic image is displayed on the display device 20 by transferring frame memory data. A cross mark that can be freely moved by a mark moving circuit is always displayed on the display device 20.
The coordinates of this cross mark can be read by the control device 8.

又、電子鏡1−1よシ常時照則されている電子ビーム1
−5は、ブランカ1−2にょシ必要な時以外はカットオ
フされるようになっており、ブランカ駆動回路22に入
力されるブランキング信号22−1、または22−2に
よ本実施例の動作を第1図〜第5図に基づいて説明する
In addition, the electron beam 1 that is constantly illuminated by the electron mirror 1-1
-5 is designed to be cut off except when necessary for the blanker 1-2, and the blanking signal 22-1 or 22-2 input to the blanker drive circuit 22 is used in this embodiment. The operation will be explained based on FIGS. 1 to 5.

1ず、第1図において集積回路3の診断すべきノード点
を含む領域の2次電子像を求めるために、切換スイッチ
23.24 を共に上側に倒し、(図示の如く)分析電
圧Vaを−)10■にして、フレーム走査信号発生回路
17に制御回路8より起動信号17−2を与える。フレ
ーム走査信号発生回路17は、偏向器1−4に与えるフ
レーム走査信号17−1を発生し、これと同期した制御
信号17−3をブランカ駆動回路22 、 AD変換器
6.フレームメモリ18に与える。そこで、フレームメ
モリ8には、フレーム定歪信号に同期して2次電子検知
器1−7で検知された2次電子信号が増巾器5.AD変
換器6を介してデジタルデータとして記憶される。1フ
レーム走査が終了すると、フレームメモリ18に記憶さ
れた2次電子画像データは制御回路8を経由してビテ。
1. In order to obtain a secondary electron image of the area including the node point to be diagnosed in the integrated circuit 3 in FIG. )10■, and the control circuit 8 gives the start signal 17-2 to the frame scanning signal generation circuit 17. The frame scanning signal generation circuit 17 generates a frame scanning signal 17-1 to be applied to the deflector 1-4, and sends a control signal 17-3 synchronized with this to the blanker drive circuit 22, AD converter 6. is applied to the frame memory 18. Therefore, the secondary electron signal detected by the secondary electron detector 1-7 in synchronization with the frame constant distortion signal is stored in the frame memory 8 by the amplifier 5. The data is stored as digital data via the AD converter 6. When one frame scanning is completed, the secondary electronic image data stored in the frame memory 18 is transferred to the video camera via the control circuit 8.

オツム19に転送記憶され、表示装置20には2次電子
画像データに対応した2次電子画像が表示されろう この2次電子画像を示したのが第2図であり、斜線部が
暗く、白ぬき部は集積回路の配線で明かるくなっている
。そこでマーク移動回路を使って、2次電子画像上で診
断ノード点を指示する。例えば、2次電子画像29上の
点30−1〜30−4が指示されると、その指示された
複数のノード点30−1〜30−4の座標は、夫々制御
回路8により読みとられ、記憶装置13に記憶される。
A secondary electron image corresponding to the secondary electron image data is transferred to and stored in the Otum 19 and displayed on the display device 20. This secondary electron image is shown in FIG. The open areas are brightly lit by integrated circuit wiring. Therefore, a mark moving circuit is used to indicate the diagnostic node point on the secondary electronic image. For example, when points 30-1 to 30-4 on the secondary electron image 29 are specified, the coordinates of the specified plurality of node points 30-1 to 30-4 are read by the control circuit 8, respectively. , are stored in the storage device 13.

この後、スイッチ23.24.25はすべて下側に倒さ
れる。
After this, all switches 23, 24, 25 are pushed down.

その後、記・億装@13から座標情報が順次読み出され
、DA変換器16を介して偏向器1−4に与えられ、指
示された診断ノード点30−1〜30〜4の電圧測定が
順次エネルギー分析器2により行われる。このエネルギ
ー分析器2による電圧測定の原理を第3図により説明す
る。
After that, the coordinate information is sequentially read out from the memory device @ 13 and given to the deflector 1-4 via the DA converter 16, and the voltage measurement at the designated diagnostic node points 30-1 to 30-4 is performed. This is performed sequentially by the energy analyzer 2. The principle of voltage measurement by this energy analyzer 2 will be explained with reference to FIG.

図の横軸は分析電圧Vaを、縦軸は2次電子信号Sの電
圧を示す。
The horizontal axis of the figure shows the analysis voltage Va, and the vertical axis shows the voltage of the secondary electron signal S.

ここで、電子ビーム1−5の照射によシ放出される2次
電子1−6による信号Sはエネルギー分析器2の分析電
圧Vaを変化させると、与えられた配線部の印加電圧に
応じて第3図のカーブ31から32のように変化する。
Here, when the analysis voltage Va of the energy analyzer 2 is changed, the signal S caused by the secondary electrons 1-6 emitted by the irradiation with the electron beam 1-5 changes according to the applied voltage of the given wiring section. It changes as shown by curves 31 to 32 in FIG.

この時、重子ビーム照射点の印加電圧が0(v)の時に
は分析カー131.5めの時には分析カーブ32となり
、分析カーブ32は分析カー131に対して、5(v)
だけ右に平行移動したカーブどなる。
At this time, when the applied voltage at the deuteron beam irradiation point is 0 (v), the analysis curve 32 is obtained at the 131.5th analysis car, and the analysis curve 32 is 5 (v) for the analysis car 131.
The curve that has been translated to the right by just that.

したがって、未知の電圧のノード点30−1〜30−4
における分析カーブ33が基準賦圧(たとえば0(V)
)に対する分析カーブ31よりVn(VJ平行移動して
いる場合、ノード電圧はVn(V)となる。
Therefore, the unknown voltage node points 30-1 to 30-4
The analytical curve 33 at
According to the analysis curve 31 for ), the node voltage becomes Vn (V) when VJ is moving in parallel.

一方、集積回路3に与えられる診断用入出力データ列の
一例を第4図に示す。
On the other hand, an example of a diagnostic input/output data string given to the integrated circuit 3 is shown in FIG.

これは、64個の入出力ピンをもつ集債回路の入出力デ
ータ列であり、横軸は人出ノブピン番号で、縦軸は入出
力データ列の駆動順序を示す。
This is an input/output data string of a collector circuit having 64 input/output pins, the horizontal axis shows the output knob pin number, and the vertical axis shows the drive order of the input/output data string.

ここで、°゛1″’I O,n P ’lは入力データ
を意味し、それぞれ論理1’HJ、論η1orL」。
Here, °゛1'''I O,n P'l means input data, respectively, logic 1'HJ, logic η1orL''.

「正パルス」で庁)9、H,L、Zは出力の期待値デー
タを意味し、それぞれ論促「H」。
"Positive pulse") 9, H, L, Z mean the expected value data of the output, and each is promoted by "H".

論IFrLJ、r正パルス」である。これらの入力デー
タ列は、補助記憶装置10から駆動順序にしたがって読
みださit、1ヌテノプずつ駆動回路11によりWレロ
路3に印加される。
logic IFrLJ, r positive pulse. These input data strings are read from the auxiliary storage device 10 in accordance with the driving order and applied to the W rero path 3 by the driving circuit 11 one unit at a time.

”4% T+’を回路3が1ステツプ駆動されるたびに
駆動回路11よシ制御信号11−1が記憶装置13に入
力される。
The drive circuit 11 inputs the control signal 11-1 to the storage device 13 every time the circuit 3 is driven by one step of "4% T+".

制御信号11−1の入力によシ記・瞳装置13から、診
断ノード点30−1〜31)−4の座標が1つずつ読み
だされ、6診[所ノード点に電子ビーム1−5が位置決
めされる。そして、名診断ノード点において、エネルギ
ー分析器2の動作によシ、前記分析カーブが求められ、
各診断ノード点電圧が測定される。指示された診断ノー
ド点すべてのiff!l定が終了すると、記憶装置13
からだされる制御信号11−2により駆動装置11に制
御が戻されて次のステップの駆動を行う。
By inputting the control signal 11-1, the coordinates of the diagnostic node points 30-1 to 31)-4 are read out one by one from the pupil device 13, and the electron beam 1-5 is applied to the node point of the 6th clinic. is positioned. Then, at the diagnostic node point, the analysis curve is determined by the operation of the energy analyzer 2,
The voltage at each diagnostic node is measured. If all indicated diagnostic node points! When the setting is completed, the storage device 13
Control is returned to the drive device 11 by the control signal 11-2 issued from the control signal 11-2, and the next step of drive is performed.

以上の動作をくり返し、て「「い、測定された結果は、
グラフ表示装置26に市、圧マツプとして表示される。
After repeating the above steps, you can confirm that the measurement results are as follows.
It is displayed on the graph display device 26 as a city and pressure map.

この電圧マツプの表示例を示したのが第5図である。FIG. 5 shows a display example of this voltage map.

これは9’S2図に示した各診内「ノード点に対する°
電圧マツプであり、囚、 I) 、 (C) 、 0)
は夫々診%y−ド点30−1 、30−2 、30−3
 、30−4に対する411j定結果であり、それぞれ
のマツプの縦軸は測定されたノード点′祇圧Vnで、横
軸は第4図に示す集積回路診断用人ツノデータ列(ステ
ップ)の凋号でおる。
This corresponds to the ``node point'' within each clinic shown in Figure 9'S2.
The voltage map is I), (C), 0)
are %y-do points 30-1, 30-2, 30-3 respectively.
, 411j for 30-4, the vertical axis of each map is the measured node point pressure Vn, and the horizontal axis is the number of the data string (step) for integrated circuit diagnosis shown in FIG. is.

そこで、このグラフ表示装置Xイ26の電圧マツプをl
x E−=することにより、どの様な入力データに対し
、どこに異常が発生しているか、的確に把掴できる、。
Therefore, the voltage map of this graph display device
By doing x E-=, it is possible to accurately grasp what kind of input data and where the abnormality is occurring.

ここで、診断ノード点として入力データに対応した正常
動作時の電圧マツプデータが補助記憶装置27に記憶さ
れている場所を選んだ場合には、これを基準電圧マツプ
として、グラフ表示装置28に表示し、測定された電圧
マツプとの比較・照合により診断が実施できるようにな
っている。
Here, if a location where voltage map data during normal operation corresponding to the input data is stored in the auxiliary storage device 27 is selected as a diagnostic node point, this is displayed on the graph display device 28 as a reference voltage map. Diagnosis can be performed by comparing and checking the measured voltage map.

そこで、具体的な隼積回路例によって、この診断を腐1
明すると次のj角りである。
Therefore, we will use a concrete example of a high-accumulation circuit to improve this diagnosis.
To clarify, it is the following j angle.

第6図に示す集積回路35において、不良箇所34でデ
ータと短絡している場合を例にあげる5 尚、38.39  はナンド回路であり、37−1〜3
7−3は入力ピン、37−4は出力ピンを示す。
In the integrated circuit 35 shown in FIG. 6, let us take as an example the case where there is a short circuit with the data at the defective location 34. Note that 38.39 is a NAND circuit, and 37-1 to 3
7-3 indicates an input pin, and 37-4 indicates an output pin.

かかる回路において、第7図に示す診断用入力データを
各ステップ毎に入力ピン37−1〜37−3に与える。
In this circuit, diagnostic input data shown in FIG. 7 is applied to input pins 37-1 to 37-3 at each step.

即ち、第7図の1〜3は夫々入力ピン37−1〜37−
3 に与えられるデータを示しており4はそのとき、出
力ピン37−4に得られるべきデータを示す。そこで、
かかるデータ例だけで機能試験しだのでは、第5ステツ
プ目のデータを与、えたとき始めて集積回路35に異常
が発生していることが分る。ところが、前記本発明の実
施例によると診断ノード点36に対し、第8図の実線に
よる電圧マツプが得られる。
That is, 1 to 3 in FIG. 7 are input pins 37-1 to 37-, respectively.
3 shows the data given to output pin 37-4, and 4 shows the data to be obtained at output pin 37-4 at that time. Therefore,
If a functional test is carried out using only such data example, it will be found that an abnormality has occurred in the integrated circuit 35 only when the data of the fifth step is provided. However, according to the embodiment of the present invention, the voltage map shown by the solid line in FIG. 8 is obtained for the diagnostic node point 36.

即ち、第8図の横軸は入力データのステップを示し、糸
・子軸(dノード点電圧を示す。メ、破線は正常時にイ
3られる診断ノード点36のノード点電圧を示すっ これから日月らかなり口く、t?J1ステップ目のデー
タに対しても異常状態の発生していることが容易にわか
る この様に、指定された診断ノード点の異常状態は、例え
出力ピンから正解データが得られたとしても検出できる
。そこで、近年複雑多様化してさた集積回路にあっては
出力ピンから正解データが得られなかったとき、即ち異
常が検出されたときには、実際の異常発生箇所での信号
状態は正常時と同じ状態に戻っている箇所も数多くある
が、かかる異常発生箇所の検出に大いに役立つ。
That is, the horizontal axis in FIG. 8 shows the steps of the input data, and the thread/child axis (d node voltage is shown.) As you can see, it is easy to see that an abnormal state occurs even for the data of the t?J1st step. Therefore, in integrated circuits that have become more complex and diverse in recent years, when correct data cannot be obtained from the output pin, that is, when an abnormality is detected, it is possible to detect it at the actual location of the abnormality. Although there are many places where the signal status has returned to the same state as normal, it is very useful for detecting such abnormality locations.

尚、上記実施例では、すべての入力データに対する測定
が終了した後に、電圧マツプを表示するようになってい
るが、1つ1つの入力データに対する測定結果を、順に
電圧マツプとしてグラフ表示装置26に追加して表示す
る形をとってもよい。
In the above embodiment, the voltage map is displayed after the measurement for all input data is completed, but the measurement results for each input data are displayed in the graph display device 26 as a voltage map in order. It may also be added and displayed.

(7)発明の効果 本発明によれば、集積回路の診断において診断ノード点
の電圧マツプから外部入出力ピンから発見される不良状
部より前段階の不良状部を的確に把握することができ、
不良箇所の発見や、不良原因の解明などの診断が容品に
なる。
(7) Effects of the Invention According to the present invention, in diagnosing an integrated circuit, it is possible to accurately grasp a defective part at a stage earlier than a defective part discovered from an external input/output pin from a voltage map of a diagnostic node point. ,
Diagnosis, such as discovering defective parts and elucidating the cause of the defect, becomes part of the service.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例であり、第2図は第1図の表
示装置に表示される2次電子画像の例、第3図は、第1
図のエネルギー分析器による電圧測定の原理図、第4図
および第7図は、第1図の補助記憶装置に記憶されてい
る診断用入力データの例、第5図および第8図は第1図
のグラフ表示装置に表示される電圧マツプの例、第6図
は被診断用集積回路の構成例を夫々示す。 とこで1は電子光学鏡筒、1−1は電子銃、1−2はブ
ランカ、1−3は電子レンズ、1−4は偏向器、1−5
は電子ビーム、1−6は2次電子、1−7は2次電子検
知器、2はエネルギー分析器、3は集積回路、4は試料
ステージ、6.7はAD変換器、8は制御回路、11は
集積回路の駆動回路、13は記憶装置、17はフレーム
走査信号発生回路、18はフレームメモリ、19idビ
デオラム、26.28  はグラフ表示装置、29は隼
fと回路の2次電子画像、30−1〜30−4は診断ノ
ード点、31+32.’33は分析カーブ、35は集積
回路、37−1〜37−4は集積回路の入出力ピンであ
る。 第61i3 30 第7旧 幻E ′′よ− ’17一
FIG. 1 shows an example of the present invention, FIG. 2 shows an example of a secondary electronic image displayed on the display device of FIG. 1, and FIG.
4 and 7 are examples of diagnostic input data stored in the auxiliary storage device shown in FIG. 1, and FIGS. FIG. 6 shows an example of the voltage map displayed on the graph display device shown in the figure, and FIG. 6 shows an example of the configuration of the integrated circuit to be diagnosed. Here, 1 is an electron optical lens barrel, 1-1 is an electron gun, 1-2 is a blanker, 1-3 is an electron lens, 1-4 is a deflector, and 1-5
is an electron beam, 1-6 is a secondary electron, 1-7 is a secondary electron detector, 2 is an energy analyzer, 3 is an integrated circuit, 4 is a sample stage, 6.7 is an AD converter, and 8 is a control circuit , 11 is an integrated circuit driving circuit, 13 is a storage device, 17 is a frame scanning signal generation circuit, 18 is a frame memory, 19 is an ID video ram, 26.28 is a graph display device, 29 is a secondary electron image of Hayabusa f and the circuit. , 30-1 to 30-4 are diagnostic node points, 31+32. 33 is an analysis curve, 35 is an integrated circuit, and 37-1 to 37-4 are input/output pins of the integrated circuit. 61i3 30 7th old vision E ''-'171

Claims (1)

【特許請求の範囲】 (1)集積回路を駆動するための駆動回路と、該駆動回
路に信号を与えるだめの入力データ列を記憶している記
憶装置および電子ビーム照射を行う光学鏡筒を備えた電
子ビーム装置において、該集積回路内の複数個の診断ノ
ード点の座標を記憶しておく記憶装置を設け、前記入力
データにより該集積回路を駆動するた電圧を測定し、表
示する機能を設けたことを特徴とする集積回路の診断装
置。 (2、特許請求の範囲第1項において、診断ノード点か
らの2次電子のエネルギーを分析するためのエネルギー
分析器と、このエネルギー分析の結果よシ集積回路の電
圧を算定する機能を設けたことを特徴とする集積回路の
診断 :装置。 (3)特許請求の範囲第1項乃至第2項において集積回
路の2次電子像を求めるだめの専用の電子ビーム・フレ
ーム走査信号発生回路と、画像データ記憶装置と、画像
表示装置および該画像表示装置上で任意のノード点の画
像上の座標を入力させる機能を設けたことを特徴とする
集積回路の診断装置。 (4)特許請求の範囲第1項乃至第3項において測定さ
れた各診断ノード点の電圧を、集積回路の入力データに
対して、順次電圧マツプとしてグラフ表示する機能を設
けたことを特徴とする集積回路Ω診断装置。 (5ン  特許請求の範囲第1項乃至第3項において主
要ノード点の入力データに対応した標準電圧値を記憶し
ておく記憶装置と、これを主要ノード点の電圧マツプと
対応した形式でグラフ表示させる機能を設けたことを特
徴とする集積回路の診断装置。
[Scope of Claims] (1) A drive circuit for driving an integrated circuit, a storage device for storing an input data string for providing a signal to the drive circuit, and an optical lens barrel for emitting electron beams. In the electron beam device, a storage device is provided for storing the coordinates of a plurality of diagnostic node points in the integrated circuit, and a function is provided to measure and display the voltage that drives the integrated circuit based on the input data. An integrated circuit diagnostic device characterized by: (2. Claim 1 provides an energy analyzer for analyzing the energy of secondary electrons from the diagnostic node point, and a function for calculating the voltage of the integrated circuit based on the result of this energy analysis. A device for diagnosing integrated circuits, characterized in that: (3) A dedicated electron beam frame scanning signal generation circuit for obtaining a secondary electron image of an integrated circuit according to claims 1 and 2; An integrated circuit diagnostic device comprising an image data storage device, an image display device, and a function for inputting the coordinates of an arbitrary node point on the image on the image display device. (4) Scope of Claims An integrated circuit Ω diagnostic device characterized by having a function of sequentially displaying the voltages at each diagnostic node point measured in items 1 to 3 in a graph as a voltage map with respect to input data of the integrated circuit. (5) In claims 1 to 3, there is provided a storage device for storing standard voltage values corresponding to the input data of the main nodes, and a graph of the standard voltage values in a format corresponding to the voltage map of the main nodes. A diagnostic device for integrated circuits, characterized by having a display function.
JP57185539A 1982-10-22 1982-10-22 Diagnostic apparatus for integrated circuit Pending JPS5976441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57185539A JPS5976441A (en) 1982-10-22 1982-10-22 Diagnostic apparatus for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57185539A JPS5976441A (en) 1982-10-22 1982-10-22 Diagnostic apparatus for integrated circuit

Publications (1)

Publication Number Publication Date
JPS5976441A true JPS5976441A (en) 1984-05-01

Family

ID=16172571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57185539A Pending JPS5976441A (en) 1982-10-22 1982-10-22 Diagnostic apparatus for integrated circuit

Country Status (1)

Country Link
JP (1) JPS5976441A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6117075A (en) * 1984-05-09 1986-01-25 ステイフテルセン インスチツテツト フオ− ミクロベ−グステクニツク ビツド テクニスカ ホ−グスコラン アイ ストツクホルム Method of inspecting integrated circuit
JPH01138476A (en) * 1987-11-25 1989-05-31 Rohm Co Ltd Analyzing device for detective of semiconductor device
JPH0557678U (en) * 1991-12-27 1993-07-30 株式会社アドバンテスト IC test equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167345A (en) * 1980-05-29 1981-12-23 Jeol Ltd Indication of response wave form of integrated circuit and device therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167345A (en) * 1980-05-29 1981-12-23 Jeol Ltd Indication of response wave form of integrated circuit and device therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6117075A (en) * 1984-05-09 1986-01-25 ステイフテルセン インスチツテツト フオ− ミクロベ−グステクニツク ビツド テクニスカ ホ−グスコラン アイ ストツクホルム Method of inspecting integrated circuit
JPH01138476A (en) * 1987-11-25 1989-05-31 Rohm Co Ltd Analyzing device for detective of semiconductor device
JPH0557678U (en) * 1991-12-27 1993-07-30 株式会社アドバンテスト IC test equipment

Similar Documents

Publication Publication Date Title
JP4312910B2 (en) Review SEM
US5757198A (en) Method and apparatus for detecting an IC defect using charged particle beam
JPS622552A (en) Inspecting unit for semiconductor and inspecting method for semiconductor
JPS5976441A (en) Diagnostic apparatus for integrated circuit
JP3661633B2 (en) Electron beam test system and electron beam test method
JP2006227026A (en) Pattern test method and device
JP4745380B2 (en) Review SEM
JP2003227710A (en) Defect image sensing device and image sensing method
JP2004045132A (en) Failure analysis device and failure analysis method for semiconductor integrated circuit
JPH1167136A (en) Charged particle device and its network system
JPH08250560A (en) Fault analyzing method using electron-beam test system
JPH03229179A (en) Charged beam device
US7899237B2 (en) Method, apparatus and system for detecting anomalies in mixed signal devices
JPS6327854B2 (en)
JPH0126536B2 (en)
JP2000088925A (en) Method and apparatus for specifying fault position of semiconductor device
JPH0321881A (en) Lsi diagnostic device
JPS5965441A (en) Fault analysis apparatus for semiconductor integrated circuit
JP3699215B2 (en) LSI failure analysis equipment
Todokoro et al. Electron beam tester for logic LSIs
JPH11242071A (en) Charged particle beam test device
JP2003149264A (en) Electronic beam-testing system and method
JPH11287848A (en) System and method for determining delay characteristic of circuit
JPH09264935A (en) Electron beam inspecting apparatus
TW202215490A (en) Inspection Method